[发明专利]半导体存储器系统及控制其非易失性存储器的操作的方法

说明书

本申请要求于2007年5月23日在韩国知识产权局提交的第 10-2007-0050258号韩国专利申请的优先权，其全部公开通过引用包含于此。

技术领域

示例实施例涉及一种半导体存储器系统，例如，一种包括共享公共总线 的易失性存储器和非易失性存储器的半导体存储器系统，以及一种用于控制 非易失性存储器的操作的方法。

背景技术

传统的存储器系统可以独立地利用易失性存储器和非易失性存储器，其 中，可以分别执行对易失性存储器和非易失性存储器的控制。例如，易失性 存储器可以需要一个存储器控制器，非易失性存储器可以需要另一存储器控 制器。然而，为了保证高速的特性并降低所需的输入/输出引脚的总数，现今 已经开发了具有共享公共总线的易失性存储器和非易失性存储器的存储器系 统。

传统的非易失性存储器(例如，NOR闪速存储器)需要的行地址可以多于 易失性存储器(例如，动态随机存取存储器(DRAM))需要的行地址，从而选择 字线。因此，为了选择字线，易失性存储器可以仅执行一次激活命令(active command)，但是非易失性存储器可以执行两次激活命令。

此外，与传统的易失性存储器相比，传统的非易失性存储器在存储器单 元阵列上执行读取/写入操作时可以利用缓冲存储器。例如，为了将数据写入 到非易失性存储器，数据可以不被直接写入到非易失性存储器，而是可以被 首先存储在缓冲存储器中。然后，如果适当量的数据被存储在缓冲存储器中 或写入命令被施加到缓冲存储器，则存储的数据可以被写入到非易失性存储 单元。同样，为了从闪速存储器读取数据，可以首先从非易失性存储单元读 取数据，然后所述数据可以被临时存储在缓冲存储器中。然后，如果适当量 的数据被存储在缓冲存储器中或读取命令被施加到缓冲存储器，则可以从非 易失性存储器输出存储的数据。用于在读取操作过程中从非易失性存储单元 读取数据并将该数据临时存储在缓冲存储器中的操作可以被称为感应操作 (sensing operation)。

通常，在施加激活命令之后执行感应操作所需的持续时间可以被称为感 应时间。在传统的系统中，读取和写入操作均具有感应时间。例如，当将激 活命令施加到非易失性存储器时，传统的非易失性存储器会不能确定执行读 取操作还是写入操作。因为传统的非易失性存储器不能进行这种确定，所以 非易失性存储器会执行关于读取和写入操作的感应操作。在感应时间之后执 行读取操作不会造成许多问题，但是在感应时间之后执行写入操作会导致不 必要的电流和感应时间的消耗。

发明内容

示例实施例提供一种包括共享公共总线的易失性存储器和非易失性存储 器的半导体存储器系统，所述半导体存储器系统能够依赖于非易失性存储器 将要执行的是读取操作还是写入操作来以各种方式控制非易失性存储器，从 而降低执行读取/写入操作所需的电流和时间的消耗。

示例实施例示出了可以通过在缓冲存储器中存储将被写入的数据来执行 写入操作，而不执行感应操作。

根据示例实施例，一种半导体存储器系统包括共享公共总线的易失性存 储器和非易失性存储器。所述半导体存储器系统可以包括：非易失性存储器， 包括临时存储将被从存储器单元阵列读取或将被写入存储器单元阵列的数据 的缓冲存储器和内部控制器；存储器控制器，响应于控制信号将模式信号传 输到非易失性存储器，所述控制信号可以与将要施加到非易失性存储器的读 取模式或写入模式对应。如果响应于模式信号将要施加读取模式，则内部处 理器可以控制将被读取的数据被存储在缓冲存储器中，如果响应于模式信号 将要施加写入模式，则内部控制器可以控制缓冲存储器等待直到接收到写入 命令。

根据示例实施例，存储器控制器可以响应于控制信号经由非易失性存储 器的保留的地址引脚来传输模式信号。模式信号可以具有依赖于将要施加的 是读取模式还是写入模式的不同的逻辑状态，模式信号被存储在与保留的地 址引脚对应的地址位中，内部控制器可以根据存储在地址位中的模式信号的 逻辑状态来控制缓冲存储器。模式信号可以与将要施加到非易失性存储器的 读取模式或写入模式对应。