[发明专利]电子器件的制造

说明书

技术领域

本发明包括制造半导体器件的新方法。本发明优选的制造方法包括：将光刻胶沉积到半导体衬底表面上，随后将光刻胶涂层图案化并显影；在光刻胶浮凸图案上涂覆可固化有机或无机组合物；蚀刻以获得包覆了可固化组合物的光刻胶的浮凸图案；并除去光刻胶材料，由此可固化的有机或无机组合物保留在浮凸图案中，其相对于以前显影的光刻胶图案而言节距(pitch)增加。

背景技术

我们始终致力于减小集成电路的尺寸。为了获得这种尺寸减小，构成集成电路的组成特征如电子器件和互连线路宽度的尺寸也不断被缩小。在储存电路或器件中努力减小特征尺寸特别普遍，例如动态随机存取存储器(DRAMs)、静态随机存取存储器(SRAMs)和铁电(FE)存储器。通过减小电子器件的构成和随后连接的导电线路的尺寸，能够减小包含这些特征的存储器件的尺寸。这种尺寸的降低也能够增加存储容量。

光刻法通常用于在衬底上形成一些特征如导电线路。节距的概念可用于描述这些特征的尺寸。如本文所述及的，节距定义为两相邻特征中等同点之间的距离。这些特征通常由相邻特征之间的间隔加以限定，其中通常填充有材料，例如绝缘体。因此，节距可被认为是特征宽度与将那一特征和相邻或相近特征分开的间隔的宽度之和。

然而，由于一些因素如光学和辐射波长，光刻技术有一最小节距，在它以下特定的光刻技术不能可靠地形成特征。这会限制特征尺寸的减小。

所期望的是具有一些获得尺寸减小的电子器件特征的新方法。

发明内容

现在，我们提供了一些制备半导体器件的新方法。本发明的方法能够获得尺寸减小的高分辨性(highly resolved)的特征(例如互连线如电路)。

一种情况下，本发明的方法可包括：

(i)将一种可成像材料(例如光刻胶)沉积到衬底表面(例如任选地涂覆有有机和/或无机层的半导体晶片)上；

(ii)将可成像材料图案化并显影以获得浮凸图案(例如光刻胶浮凸图案)；且

(iii)将可固化或可硬化的有机或无机组合物涂覆到浮凸图案上；

(iv)例如通过活化辐射和/热处理的浸没曝光(flood exposure)来固化可固化的组合物，其中会发生组合物组分的硬化反应，从所包覆的可成像材料浮凸图案中移出的酸可促进该硬化；

(v)处理(例如用可包含氧和可包含反应性离子蚀刻剂的气体等离子体进行蚀刻，或者通过如经用含水碱性显影液组合物处理的显影进行蚀刻)以获得含有用有机或无机组合物包封的可成像材料的复合物浮凸图案；

(vi)除去可成像材料。优选地，这样除去时，可固化或可硬化的有机或无机组合物保留在相对于先前显影的可成像材料而言节距增加的浮凸图案中。

在优选的情况下，这种方法包括仅单次曝光于图案化辐射(例如248nm或193nm辐射)中。在其它优选的情况下，这种方法不包括任何化学-机械加工(CMP)步骤。

在进一步优选的情况下，在可成像材料的上表面上的复合物(包含由有机或无机组合物所包封的可成像材料)基本上没有可固化组合物。如本文所述及的，“基本上没有”表示顶部10nm的复合物浮凸图案含有少于15、10或5wt.％的可固化有机或无机组合物(本文也称为涂覆组合物)。

在其它优选的情况下，上述方法的步骤(v)包括将复合物曝光于活化辐射中以使得可固化组合物硬化，然后显影以除去可成像材料。

用于本发明的优选可成像材料和可固化组合物包括含有一种或多种有机组分(例如一种或多种有机树脂)的组合物。优选的可成像材料和可固化组合物可通过旋涂加以涂覆。

优选的可成像组合物是含有那些可适合用248nm或193nm的辐射成像的刻胶(resists)的光刻胶。

进一步如下文所述，特别是这样一种光刻胶，其包含的刻胶含有一种或多种抑制光生成酸滤过顶部涂层区域的组分，例如正如US.2006/0246373中所公开的含有1)Si取代，2)氟取代，3)为多支链(hyper-branched)聚合物和/或为4)聚合物粒子的组分。

供本发明使用的特别优选的光刻胶包含有可扩散的酸性组分，其具有足够的扩散长度以诱发所涂覆的可固化组合物发生交联(包括任何类型的硬化)。示例性的可扩散酸性组分为三氟甲磺酸(triflic acid)。