[发明专利]延迟锁定回路电路及其中消除信号间抖动和偏移的方法

权利要求书

1.一种延迟锁定回路电路，包含：

时脉分割器，用以分割输入时钟信号以输出参考时钟信号；

移位寄存器，由该参考时钟信号触发而启动，并根据该输入时钟信号及反馈时钟信号间的相位差输出相应于该参考时钟信号的数字信号；

数模转换器，用以将该移位寄存器所输出的该数字信号转换为控制电压；以及

压控延迟线路，根据该数模转换器所转换的该控制电压输出该反馈时钟信号。

2.如权利要求1所述的延迟锁定回路电路，其中该数模转换器为电阻串数模转换器。

3.如权利要求1所述的延迟锁定回路电路，其中该压控延迟线路用来延迟该输入时钟信号以输出该反馈时钟信号。

4.一种延迟锁定回路电路，包含：

相位差检测器，用以检测输入时钟信号以及反馈时钟信号间的相位差；

时脉分割器，用以分割该输入时钟信号以输出参考时钟信号；

移位寄存器，由该相位差检测器所控制，且由该参考时钟信号触发而启动，以根据该输入时钟信号及该反馈时钟信号间的相位差输出相应于该参考时钟信号的数字信号；

数模转换器，用以将该移位寄存器所输出的该数字信号转换为控制电压；

偏压产生器，电性耦接于该数模转换器，并根据该控制电压产生至少一偏压；以及

压控单元，由该偏压所控制，以输出该反馈时钟信号至该相位差检测器。

5.如权利要求4所述的延迟锁定回路电路，其中该数模转换器为电阻串数模转换器。

6.如权利要求4所述的延迟锁定回路电路，其中该压控单元为压控延迟线路。

7.如权利要求6所述的延迟锁定回路电路，其中该压控延迟线路用来延迟该输入时钟信号以输出该反馈时钟信号至该相位差检测器。

8.一种在延迟锁定回路电路中消除输入时钟信号及输出时钟信号间抖动和偏移的方法，该方法包含：

判别该输入时钟信号及反馈时钟信号间的相位差；

分割该输入时钟信号以产生参考时钟信号；

根据该输入时钟信号及该反馈时钟信号间的相位差产生相应于该参考时钟信号的数字信号；

将该数字信号转换为模拟控制电压；

产生相应于该模拟控制电压的偏压；以及

根据该偏压延迟该输入时钟信号而产生该输出时钟信号，其中该输出时钟信号具有大致上与该输入时钟信号相等的相位。

9.如权利要求8所述的方法，其中分割该输入时钟信号以产生该参考时钟信号的步骤由时脉分割器执行。

10.如权利要求8所述的方法，其中将该数字信号转换为该模拟控制电压的步骤由数模转换器执行。

11.如权利要求10所述的方法，其中将该数字信号转换为该模拟控制电压的步骤由电阻串数模转换器执行。

12.如权利要求8所述的方法，其中根据该输入时钟信号及该反馈时钟信号间的相位差产生相应于该参考时钟信号的该数字信号的步骤由移位寄存器执行。

13.如权利要求8所述的方法，其中根据该偏压延迟该输入时钟信号而产生该输出时钟信号的步骤由压控延迟线路执行。