[发明专利]电路板结构及其制造方法

说明书

技术领域

本发明涉及一种电路板结构及其制造方法，特别涉及一种具有细线路的电路板结构及其制造方法。 

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈入多功能、高性能的研发趋势。为满足半导体封装件高集成度(integration)及微型化(miniaturization)的封装需求，以供更多主被动元件及线路载接，半导体封装基板也逐渐由双层电路板演变成多层电路板(multi-layer board)，在有限的空间下运用层间连接技术(interlayer connection)以扩大半导体封装基板上可供利用的线路布局面积，借此配合高线路密度的集成电路(integrated circuit)需要，降低封装基板的厚度，以在相同基板单位面积下容纳更多数量的线路及电子元件。 

为根据微处理器、芯片组、绘图芯片与特殊应用集成电路(ASIC)等高效能芯片的运算需要，布有导线的半导体封装基板也需提升其传递芯片信号、改善频宽、控制阻抗等功能，来成就高I/O数封装件的发展。然而，为符合半导体封装件轻薄短小、多功能、高速度、高线路密度及高频化的开发方向，封装基板已朝向细线路及小孔径发展。现有半导体封装基板制造工艺从传统100微米的线路尺寸，已缩减至现在的30微米以下，其中，包括导线宽度(line width)、线路间距(space)及深宽比(aspect ratio)等持续朝向更小的线路精度进行研发。 

为提高半导体封装基板的布线精密度，业界发展出一种增层技术(build-up)，也即在一核心电路板(core circuit board)表面利用线路增层技术交互堆叠多层介电层及线路层，并于该介电层中开设导电盲孔(conductive via)以供上、下层线路之间电连接，而该线路增层制造工艺影响半导体封装基板线路密度的关键，依照现行技术，从业者多以半加成法 (semi-additive process，SAP)制作线路增层结构。 

而该半加成法的流程请参考图1a至1f。首先如图1a所示，提供一核心板10，该核心板10上下表面各具有一线路层11，且该核心板10中形成有多个导电通孔101，以电连接该核心板10上下表面的线路层11，其中，所述多个导电通孔101中填充有树脂12，再参考图1b，形成一介电层13完全覆盖该核心板10及该线路层11的表面。接着如图1c所示，于该介电层13上形成多个开孔131，以显露部分该线路层11作为电连接垫111，并于该介电层13及其所述多个开孔131上形成一导电层16。接着如图1d所示，于该导电层16上形成一图案化阻层(resist layer)14。而后将该核心板10置入电镀槽内(图中未示)，利用该导电层16传导电流，以电镀形成一金属层于该图案化阻层14的开口中。再如图1f所示，移除该图案化阻层14后，并进行蚀刻去除原本被该图案化阻层14所覆盖的该导电层16，便完成另一线路层151及多个导电盲孔152。如此，运用上述步骤重复形成介电层及线路层，即制成一具有多层线路增层结构的电路板。另外，因光刻蚀刻工艺对位极限的关系，其阻层14开孔131必须大于导电盲孔152，所以如图1g所示，其为图1f虚线A标示处的俯视图，所述多个导电盲孔152周缘皆围绕有一延伸部，以作为孔环152a，该孔环152a与该线路层151连接。 

前述半加成法的制作中，需要蚀刻去除该图案化阻层14所覆盖的该导电层16，使得原本位于介电层13表面的线路层151，经过蚀刻后必定减少其宽度，而使线路层151的线宽比原本预估的线宽还低，因此无法维持原本线路层的品质，若工艺中品质不稳定，可能会造成其中线路过窄发生断路的情形，但倘若增加原本线路层151的线宽，则有碍于细线路工艺能力的提升。此外，围绕在该导电盲孔152周缘的孔环152a也占据了部分布线空间，因此现有增层线路层151位于介电层13表面的结构，对于提升细线路工艺能力，仍存在其技术瓶颈。 

发明内容

鉴于上述缺点，本发明的主要目的即在于提供一种电路板结构及其制作方法，借以有效控制线路的形状，形成细线路的电路板，同时可提升电路板的电功能。