[发明专利]栅极结构的制造方法

说明书

技术领域

本发明是有关于一种半导体工艺，且特别是有关于一种栅极结构的制造方法。 

背景技术

光刻工艺(Photolithography)是整个半导体工艺中最为举足轻重的步骤之一。凡是与半导体元件结构相关例如各层薄膜的图案，都是由光刻工艺来决定其关键尺寸(Critical Dimension，CD)的大小，也决定于光刻工艺技术的发展。 

对于金属氧化物半导体晶体管(MOS Transistor)而言，最重要的构件之一为栅极(Gate)，其是用以控制沟道(Channel)开/关，且其位于衬底的元件区上。在许多类型的电子产品中，元件区内的各栅极为互相平行，且其线宽(Linewidth)为此半导体工艺中的关键尺寸。 

而随着集成电路的集成度的日益提高，整个集成电路的元件尺寸也必须随之缩小。特别是，对于关键尺寸为35nm或以下的栅极而言，为了使元件能够得到更小的线宽，并进一步得到更小的元件尺寸，需使用更小波长的光源例如是氟化氪(KrF，248nm)、氟化氩(ArF，193nm)、氟(F₂，157nm)、氩(Ar₂，126nm)等，以提升曝光步骤的解析度。但是，这样的曝光工具仍十分昂贵，或是仍在研发中。 

此外，为了因应元件尺寸的缩小化，在进行光刻工艺时，还可利用厚度较薄以及高敏感度(Sensitivity)的光刻胶材料层，然而此种工艺将会对后续的刻蚀工艺造成影响，而无法缩小元件尺寸。另一方面，为求提高集成电路集成度而不断缩小元件尺寸以达深亚微米(Deep Submicron)工艺时，光掩模成本的经济适用性也成为一大问题。 

因此，如何有效缩小并控制栅极的间隔(Pitch)/宽度(Size)是产业的一致目标。 

发明内容

有鉴于此，本发明的目的就是在提供一种栅极结构的制造方法，不需使用高分辨率(high resolution)光刻工艺即可使元件尺寸缩小化。 

本发明的另一目的是提供一种栅极结构的制造方法，可同时制作出预定小尺寸与相对较大尺寸的栅极的方法。 

本发明提出一种栅极结构的制造方法。首先，提供一衬底，衬底上已形成栅极介电层，且栅极介电层上形成有至少一介电柱。然后，在衬底上方顺应性形成多晶硅层，覆盖住介电柱与栅极介电层。之后，进行一刻蚀工艺，移除部分的多晶硅层，以于介电柱的侧壁形成二个多晶硅间隙壁。接着，在衬底上形成刻蚀终止层。继而，形成介电层以覆盖刻蚀终止层、二个多晶硅间隙壁与介电柱。然后，进行一平坦化工艺，移除部分的介电柱、介电层与多晶硅间隙壁，使多晶硅间隙壁形成多晶硅柱。之后，进行一回刻蚀工艺，移除部分的介电柱与介电层，使介电柱与介电层的表面低于多晶硅柱的表面。随后，进行一自行对准金属硅化物工艺，使多晶硅柱转变成金属硅化物柱。其中，多晶硅层的厚度等于金属硅化物柱的关键尺寸。 

依照本发明的实施例所述的栅极结构的制造方法，还包括：在形成该金属硅化物柱后，在金属硅化物柱上形成一金属层，以及在形成该金属层后，移除部分的介电柱与介电层，以于金属硅化物柱两侧形成间隙壁。其中，金属层的材料例如是氮化钛、钽或钨。 

依照本发明的实施例所述的栅极结构的制造方法，上述的栅极介电层为高介电常数的介电材料层。 

依照本发明的实施例所述的栅极结构的制造方法，上述的刻蚀终止层的材料例如是氮氧化硅。 

依照本发明的实施例所述的栅极结构的制造方法，上述的平坦化工艺为化学机械研磨工艺。 

依照本发明的实施例所述的栅极结构的制造方法，上述的刻蚀工艺为非等向性刻蚀工艺。