[发明专利]半导体器件

说明书

本申请基于日本专利申请No.2007-107,327，其全部内容通过引用被并入于此。

技术领域

本发明涉及一种半导体器件。

背景技术

图3是示出常规半导体器件的截面图。在常规半导体器件100中，晶体管120和140以及变容二极管130形成在p型半导体衬底110上。晶体管120和140以及变容二极管130全部是金属氧化物半导体(MOS)型。晶体管120是p沟道型，并且包括n型阱区121、p+型扩散层122、n+型扩散层123、栅绝缘膜124和栅电极125。扩散层122用作晶体管120的源-漏区。晶体管140是n沟道晶体管，并且包括p型阱区141、n+型扩散层142、p+型扩散层143、栅绝缘膜144和栅电极145。扩散层142用作晶体管140的源-漏区。变容二极管130包括n型阱区131、n+型扩散层132、栅绝缘膜134和栅电极135。在与形成变容二极管130的栅绝缘膜134的同时，同时形成晶体管120和140的栅绝缘膜124和144，并且这些膜具有相同的厚度。

涉及本发明的现有技术文献包括：日本专利特开No.2004-311,858；日本专利特开No.2004-214,408；日本专利特开No.2004-235,577；日本专利特开No.2004-229,102；和Ali Hajimiri等人的“Design Issues inCMOS Differential LC Oscillators”，IEEE JOURNAL OF SOLID-STATECIRCUITS，1999年5月，第5期，34卷，717至724页。

本发明人已经认识到如下。如图4所示，随着变容二极管的栅绝缘膜的厚度变得更薄，会增加变容二极管的调谐灵敏度(ΔC/ΔV)。因此，在常规技术中已经进行了用于有效地提供更薄厚度的变容二极管的栅绝缘膜的研究(例如，参见日本专利特开No.2004-311,858)。在图4中，纵坐标表示电容C(任意定标)，而横坐标表示栅电压V(任意定标)。线C1和线C2分别表示使用具有2.0nm厚度和具有1.4nm厚度的变容二极管的栅绝缘膜的情况下的结果。

然而，因为对于栅电压的较小改变，较高的调谐灵敏度会使得电容过量地变化，所以引发了很难实现微调电容的问题。近年来，由于制造半导体器件工艺的发展，栅绝缘膜的厚度日益变薄，出现了这种问题。

发明内容

根据本发明的一个方面，提供一种半导体器件，其包括：设置在半导体衬底中的MOS型晶体管；和设置在半导体衬底中的MOS型变容二极管；其中变容二极管的栅绝缘膜比晶体管的栅绝缘膜中最薄的栅绝缘膜厚。

在该半导体器件中，变容二极管的栅绝缘膜形成为比晶体管的栅绝缘膜中最薄的栅绝缘膜厚。这可以避免变容二极管的栅绝缘膜的厚度过薄以至超过需要，即使晶体管的栅绝缘膜的厚度日益减小。更具体地讲，可以避免变容二极管的过高的调谐灵敏度。

根据本发明，可以获得包括变容二极管的半导体器件，其允许很容易地实现电容微调。

附图说明

结合附图，由下面某些优选实施例的描述，本发明的上述和其它目的、优点和特征将变得更加显而易见，其中：

图1是示出根据本发明的半导体器件的实施例的截面图；

图2是示出变容二极管的LC-VCO的电路示意图；

图3是示出常规半导体器件的截面图；和

图4是示出变容二极管的电容和栅电压关系的图表。

具体实施方式

现在将在这里参考示范性实施例描述本发明。本领域的技术人员将认识到，利用本发明的教导可以实现许多选择性实施例，并且本发明并不限于以说明为目的而示出的实施例。

参考附图，将描述根据本发明的示范性实施例。在所有图中，相同的附图标记指定给图中共同出现的元件，并且将不再重复它们的详细描述。

图1是示出根据本发明的半导体器件的实施例的截面图。半导体器件1包括晶体管10和70以及变容二极管20。该晶体管10和70是金属氧化物半导体(MOS)场效应晶体管(MOSFET)。变容二极管20是MOS型变容二极管。晶体管10和70以及变容二极管20形成在相同的半导体衬底30中。在本实施例中，半导体衬底30是p型硅衬底。