[发明专利]具有金属硅化物的半导体结构及形成金属硅化物的方法

说明书

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种具有金属硅化物的半导体结构及其制造方法。 

背景技术

随着消费性电子产品的普及与系统产品的广泛应用，对于具有低功率耗损、低成本、高读取/写入速度、小体积与高容量密度的存储器的需求也越来越高。因此，将多种功能相异的元件混载于单一半导体基底上的作法因应而生。在单一晶片上混载动态随机存取存储器(dynamic random access memory，DRAM)及逻辑电路的嵌入式动态随机存取存储器(embedded DRAM，eDRAM)即为一例，其中逻辑电路包含用以控制DRAM的电路元件。一个eDRAM通常是由存储器区与逻辑区所构成，其中存储器区上形成有DRAM阵列，且逻辑区上形成有控制存储器或进行运算的逻辑电路。 

一般而言，在eDRAM的制程中，通常会在元件形成之后进行金属硅化(silicidation)制程，以于元件表面形成一层自对准金属硅化物(self-alignedsilicide，salicide)，从而降低元件的阻值，并提升元件效能。然而，由于存储器元件所用的场效应晶体管(field effect transistor，FET)与逻辑元件所用的场效应晶体管的功能及特性相异，所以其结构也不同。也就是说，在金属硅化制程中，会在逻辑元件的场效晶体管的栅极与源极/漏极区上形成一层金属硅化物，但仅在存储器元件的场效晶体管的栅极上形成一层金属硅化物。所以，逻辑元件及存储器元件会各自具有不同的区域来形成金属硅化物。 

若是在基底上全面性地形成一层金属硅化物层，之后再将位于不需形成金属硅化物的区域的金属硅化物层移除，往往容易在移除金属硅化物时造成元件表面(如源极/漏极区)的损伤。因此，在进行金属硅化制程时，为了避免不需形成金属硅化物的区域发生金属硅化反应，通常需通过一膜层将不需形成金属硅 化物的区域覆盖起来。在现有技术中，在沉积金属层之前会先在基底上形成一层氧化硅层或氮化硅层，之后再进行光刻制程、蚀刻制程来移除预形成金属硅化物外的氧化硅层或氮化硅层来作为自对准硅化物阻挡层(salicide block，SAB)。 

然而，采用现有方法较难整合至现有的eDRAM制程中，且在进行自对准金属硅化物阻挡层的定义需要使用额外的光掩模制程，因此制程上较为繁复，并会提高制程成本。 

发明内容

有鉴于此，本发明提供一种形成金属硅化物的方法，可以不需使用自对准金属硅化物阻挡层。 

本发明另提供一种具有金属硅化物的半导体结构，其具有阶梯状的结构。 

本发明提出一种形成金属硅化物的方法。首先，提供一基底，此基底具有第一区域与第二区域，其中第一区域的基底的表面高于第二区域的基底的表面。接着，于第一区域与第二区域的基底上形成多个半导体元件，半导体元件包括多个导电部，且其上预定形成金属硅化物的导电部位于第一区域。随的，形成介电层，以覆盖位于第二区域的导电部。然后，于第一区域的导电部暴露的表面上形成金属硅化物。 

在本发明的一实施例中，上述的金属硅化制程例如是先于基底上形成共形的金属层，且金属层与位于第一区域的导电部相接触；接着对金属层进行热制程，而使金属层与导电部反应生成金属硅化物；之后再移除未反应的金属层。此金属层的材料为选自镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镒(Yb)、钆(Gd)、镝(Dy)与前述金属的合金所组成的群组。 

在本发明的一实施例中，上述的导电部包括栅极或掺杂区。当半导体元件为存储器元件时，存储器元件的栅极例如是形成于第一区域，且存储器元件的掺杂区例如是形成于第二区域。栅极的材料包括掺杂多晶硅。 

在本发明的一实施例中，基底的形成方法例如是先提供一半导体基底，接着再移除部分位于第二区域的半导体基底。此外，上述移除部分位于第二区域的半导体基底的方法更包括使用零层标记光掩模、对准标记光掩模或井区植入 光掩模。 

在本发明的一实施例中，上述的形成介电层的方法例如是先于基底上形成介电材料层，之后再移除位于第一区域的介电材料层，以使介电材料层覆盖位于第二区域的导电部。 

在本发明的一实施例中，上述的介电层的表面与第一区域的基底的表面等高。 

在本发明的一实施例中，上述的介电层的材料例如是磷硅玻璃(phosphosilicate glass，PSG)。 

在本发明的一实施例中，上述的半导体元件包括存储器元件或逻辑元件。