[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件，特别涉及一种半导体器件及其制造方法。

背景技术

一种沟槽型金属氧化物半导体(沟槽MOS)晶体管可用作功率晶体管。

功率沟槽MOS晶体管明显不同于典型的MOS晶体管之处在于，功率沟 槽MOS晶体管的沟道是在垂直方向而非水平方向形成的。

功率沟槽MOS晶体管包括作为输出区域形成于晶圆的背面的垂直沟道 和漏极。

功率沟槽MOS晶体管适合使用小面积进行高电流和高电压操作。为了 将高电压施加于功率沟槽MOS晶体管，轻掺杂漏极区(漂移区)被形成至 足够大的长度。

因为电子在功率沟槽MOS晶体管中垂直移动，可垂直形成轻掺杂漏极 区(漂移区)以增加耐压，而不必通过调整垂直掺杂分布(doping profile) 来增加芯片的面积。所以，采用小面积即可进行高耐压和高电流操作。

因为功率沟槽MOS晶体管一般采用单层硅衬底制作，功率沟槽MOS晶 体管适合于单个产品。但是，上述功率沟槽MOS晶体管的结构不易在与MOS 晶体管相同的芯片上提供功率沟槽MOS晶体管。

发明内容

本发明实施例提供了一种包括可高度集成的沟槽MOS晶体管的半导体 器件及该半导体器件的制造方法。

在一个实施例中，该半导体器件包括：第一导电型阱，位于半导体衬底 内；第二导电型阱，位于第一导电型阱上；第一沟槽，通过除去部分的第二 导电型阱和第一导电型阱形成；栅极，设置于第一沟槽内，其中栅极电介质 位于栅极电极与第一沟槽壁之间；第一导电型源极区和第二导电型体区，位 于第二导电型阱上，第一导电型源极区围绕栅极的横向表面；共同漏极，位 于栅极之间，共同漏极连接到第一导电型阱，高浓度第一导电型埋层，位于 第一导电型阱之下；以及高浓度第一导电型插塞，位于共同漏极与第一导电 型埋层之间，其中共同漏极设置于第二沟槽内，其中第二沟槽穿过第二导电 型阱和一部分的第一导电型阱。

在另一个实施例中，半导体器件的制造方法包括以下步骤：在半导体衬 底内顺序形成第一导电型阱和第二导电型阱；在位于第一导电型阱之下的半 导体衬底内形成高浓度第一导电型埋层；通过除去一部分的第二导电型阱和 设于该部分的第二导电型阱之下的部分第一导电型阱以形成多个第一沟槽； 在第一沟槽之间形成第二沟槽；在每一个第一沟槽内形成栅极；在第一导电 型阱内形成高浓度第一导电型插塞，以连接第一导电型埋层与共同漏极；在 第二沟槽内形成位于所述第一导电型插塞上的共同漏极；以及在栅极与共同 漏极之间的第二导电型阱上，形成第一导电型源极区和第二导电型体区。

一个或更多实施例的细节在下面的附图和说明中给出。其他特征将由说 明和附图及权利要求而变得明显。

附图说明

图1是根据一个实施例的半导体器件的视图；

图2至图9是根据一个实施例的半导体器件的制造过程的示意图。

具体实施方式

现在根据实施例，参考附图描述一种半导体器件及该半导体器件的制造 方法。

图1是根据一个实施例的半导体器件的视图。

参考图1，根据一个实施例的半导体器件包括：第一导电型深阱15，第 二导电型浅阱17，多个栅极电极45，源极区60，第二导电型体区(body region) 70，和共同漏极35。第一导电型深阱15设于半导体衬底10上。第二导电型 浅阱17设于第一导电型深阱15上。多个栅极电极45可形成于通过选择性除 去部分的第二导电浅阱17和第一导电型深阱15而设置的沟槽41中。栅极电 介质42设于栅极电极45与沟槽41的壁之间。源极区60和第二导电型体区 70设于第二导电型浅阱17上。源极区60可围绕栅极电极45的横向表面。 共同漏极35设于栅极电极45之间。共同漏极35可与第一导电型深阱15相 连接。在一个实施例中，共同漏极35可与第一导电型深阱15接触。

根据第一导电型为N型而第二导电型为P型的实施例，半导体衬底10 可包括P型衬底、和设于半导体衬底10上的p外延层11。

另外，可以高浓度注入N型杂质离子以形成第一导电型深阱15，而且可 以高浓度注入P型杂质离子以形成第二导电型浅阱17。