[发明专利]芯片封装结构以及其制作方法

说明书

技术领域

本发明涉及一种芯片封装结构以及其制作方法，且特别是涉及一种具有芯片承载器的芯片封装结构以及其制作方法。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。

在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一有源面(active surface)，其泛指晶圆的具有有源器件(activedevice)的表面。当晶圆内部的集成电路完成之后，晶圆的有源面还配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的芯片可经由这些焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)或一封装基板(package substrate)。芯片可以打线接合(wire bonding)或倒装芯片接合(flip chip bonding)的方式连接至承载器上，使得芯片的这些焊垫可电性连接于承载器的接点，以构成一芯片封装结构。

图1A～1E表示为在日本专利申请案公开案第2005-317998号中所公开的一种半导体装置的制作流程剖面示意图。首先，请参看图1A，提供具有一铜箔21，此铜箔21具有分别形成于其上表面及下表面之一作为电性接点的第一图案化金属层22以及一第二图案化金属层23。请参看图1B，于铜箔21的下表面上形成一蚀刻阻抗层24，接着，利用第一图案化金属层22作为一蚀刻掩模(etching mask)对铜箔21的上表面进行一半蚀刻(half-etching)工艺，以于在铜箔21的上表面上形成多个凹部R。之后，请参看图1C，通过使用黏着层20将半导体装置11固定于其中一作为芯片座的凹部R上，且在半导体装置11与铜箔21的打线接合部12之间形成多条导线16。接着，请参看图1D，于铜箔21的上表面上形成一第二绝缘材料18，以包覆半导体装置11、导线16，以及铜箔21的上表面。最后，请参看图1E，利用第二图案化金属层23作为蚀刻掩模对铜箔21的下表面进行背蚀刻工艺，以形成具有面数组引脚(area array lead)的芯片封装结构10。

在日本专利申请案公开案第2005-317998号中所公开的芯片封装结构的制作过程中，需通过背蚀刻工艺来完成整个封装工艺。然而，背蚀刻工艺可能会损坏芯片，进而降低芯片封装结构的良率。因此，如何改良芯片封装结构的制作流程以提升其制作良率，实为亟待解决的一大难题。

发明内容

本发明提供一种芯片封装结构以及其制作方法。在此芯片封装结构的制作方法中，将芯片置放于芯片承载器上之后，不需进行背蚀刻工艺，以保护芯片免于因进行背蚀刻工艺而受到损坏，进而提升芯片封装结构的良率。

本发明提出一种芯片封装结构的制作方法，此制作方法包括以下步骤。提供具有第一表面以及与其相对的第二表面的金属板材(metallic plate)。金属板材包括形成于其第一表面上的第一图案化金属层。接着，以第一图案化金属层为一蚀刻掩模对金属板材的第一表面进行一半蚀刻工艺，以在金属板材的第一表面上形成多个第一凹部，其中这些第一凹部是该金属板材定义出多个引脚。接着，在各第一凹部中填充一第一绝缘材料。接着，将第二图案化金属层形成于金属板材的第二表面上。然后，通过使用第二图案化金属层作为蚀刻掩模来对金属板材的第二表面进行半蚀刻工艺，以在金属板材的第二表面上形成多个第二凹部。第二凹部分别对应于第一凹部，且暴露第一凹部内部的第一绝缘材料，使得引脚彼此电性绝缘。接着，将芯片置放在金属板材上。最后，将芯片电性连接至引脚。

在本发明的一实施例中，金属板材为铜箔。

在本发明的一实施例中，第一图案化金属层为镍/银层。

在本发明的一实施例中，第二图案化金属层为镍/银层。

在本发明的一实施例中，芯片被固定于金属板材的第一表面或第二表面上。

在本发明的一实施例中，对金属板材的第一表面进行半蚀刻工艺，以于金属板材的第一表面上形成第一凹部的步骤还包括在金属板材上定义出一芯片座，且这些引脚是围绕芯片座。

在本发明的一实施例中，此芯片是通过一黏着层而固定于芯片座上。

在本发明的一实施例中，电性连接芯片与引脚的步骤是在芯片与引脚之间形成多个导线，使得芯片经由导线而电性连接至引脚。