[发明专利]存储器模块以及存取存储器模块的方法

权利要求书

1、一种存储器模块，其特征在于包含有：

多个存储器次模块，其中每一个存储器次模块包含有多个存储器芯片且该多个存储器芯片串联；以及

多组输入接脚，分别耦接至该多个存储器次模块，用以接收相同的多个输入信号，其中每一组输入接脚包含有多个输入接脚，用以将该多个输入信号传送至相对应的存储器次模块中。

2、如权利要求1项所述的存储器模块，其特征在于该多个存储器次模块以及该多组输入接脚的数量均为二。

3、如权利要求1项所述的存储器模块，其特征在于每一组输入接脚仅连接至相对应的存储器次模块中一存储器芯片。

4、如权利要求1项所述的存储器模块，其特征在于每一组输入接脚包含有二十九个输入接脚，且该二十九个输入接脚分别用来接收两个时钟信号、十六个存储器地址输入信号、三个存储体地址输入信号、一芯片选择信号、一行地址选通信号、一列地址选通信号、一写入使能信号、一内部中断电阻信号、一时钟使能信号、一校准信号及一重置信号。

5、如权利要求1项所述的存储器模块，其特征在于该多个输入接脚包含有：

至少六个行地址信号接脚，用来接收至少六个行地址信号，其中每一个行地址信号的一行地址命令分组的长度为一时钟信号的多个时钟周期，且该行地址命令分组包含有多个行输入命令；以及

至少五个列地址信号接脚，用来接收至少五个列地址信号，其中每一个列地址信号的一列地址命令分组的长度为该时钟信号的多个时钟周期，且该列地址命令分组包含有多个列输入命令。

6、如权利要求5项所述的存储器模块，其特征在于该行地址命令分组以及该列地址命令分组的长度为四个时钟周期，且该行地址命令分组以及该列地址命令分组包含有四个行输入命令。

7、如权利要求6项所述的存储器模块，其特征在于该多个行地址信号所传送的至少六个行地址命令分组中的多个行输入命令包含有至少四笔存储体地址的设定信息、十六笔存储器地址的设定信息以及四笔存储器控制命令的设定信息，且该四笔存储器控制命令的设定信息用来被译码以产生一存储器控制命令。

8、如权利要求7项所述的存储器模块，其特征在于该多个列地址信号所传送的至少五个列地址命令分组中的多个列输入命令包含有至少四笔存储体地址的设定信息以及十三笔存储器地址的设定信息。

9、如权利要求8项所述的存储器模块，其特征在于该多个列地址信号所传送的至少五个列地址命令分组中的多个列输入命令包含有至少一写入使能输入命令、一自动预充电输入命令以及一突发中断/突发长度输入命令。

10、如权利要求5项所述的存储器模块，其特征在于该多个输入接脚包含有：

一行地址芯片选择信号接脚，用来接收一行地址芯片选择信号以选择使用一存储器芯片来接收该多个行地址信号；

一列地址芯片选择信号接脚，用来接收一列地址芯片选择信号以选择使用一存储器芯片来接收该多个列地址信号；

两个时钟信号接脚，分别用来接收两个时钟信号；

一内部中断电阻信号接脚，用来接收一内部中断电阻信号；

一时钟使能信号接脚，用来接收一时钟使能信号；

一内部中断电阻接脚，用来接收一内部中断电阻信号；

一校准信号接脚，用来接收一校准信号；以及

一重置信号接脚，用来接收一重置信号。

11、一种存取存储器模块的方法，其特征在于包含有：

于该存储器模块设置多个存储器次模块，其中每一个存储器次模块包含有多个存储器芯片且该多个存储器芯片串联；

于该存储器模块设置多组输入接脚，用以接收相同的多个输入信号；以及

传送该多个输入信号至相对应的存储器次模块中。

12、如权利要求11项所述的存取存储器模块方法，其特征在于该多个存储器次模块以及该多组输入接脚的数量均为二。

13、如权利要求11项所述的存取存储器模块方法，特征在于另包含有：

针对每一个存储器次模块，将多个输入信号经由相对应组输入接脚输入至该存储器次模块的一存储器芯片中。