[发明专利]光刻曝光装置、系统和光刻图形化方法

说明书

技术领域

本发明涉及一种半导体曝光装置，特别是涉及一种包含有曝光后烘烤设备的光刻曝光装置、系统和光刻图形化方法。

背景技术

光刻工艺是使用光掩模(photomask)或掩模(mask)来图形化(pattern)衬底，例如半导体晶片。产生集成电路(ICs)的图形的特征尺寸和间距的不断缩减，及/或图形密度的不断增加，这样持续发展的结果是，各种光源和光刻胶材料已陆续地被采用。例如：在纳米尺寸光刻工艺和集成电路制造中，化学放大光刻胶(Chemical Amplified Photoresist；CAR)可搭配远紫外线(DeepUltraviolet；DUV)使用。然而，远紫外线光刻胶材料易受曝光后延迟(PostExposure Delay；PED)所影响，且现有曝光装置难以维持曝光后延迟在可接受的水平内，因而引发线宽的差异和降低关键尺寸的一致性。

发明内容

本发明所要解决的技术问题在于提供一种改良的光刻曝光装置、系统与方法，通过控制装置精确地控制工艺中相关参数，减少曝光后延迟时间(PEDTime)的冲击，并在工艺产生的光刻胶图形中提供均匀的关键尺寸。

为了实现上述目的，本发明提出一种光刻曝光装置，至少包含：曝光模块、烘烤模块和控制模块。其中曝光模块设计适用于曝光程序，烘烤模块设计适用于曝光后烘烤程序且包含多个烘烤板，而控制模块设计用来控制曝光模块与烘烤模块，其中该控制模块还设计以能够用来联系该曝光程序和实施于一衬底的该曝光后烘烤程序，借以控制曝光后延迟时间，使得各衬底间的曝光后延迟时间一致化。该控制模块设计能够指派所述多个烘烤板的其中之一给该衬底。该控制模块更设计用来将该曝光程序的一曝光方案利用于该衬底上，该曝光方案被调整且与被指派至所述衬底的烘烤板相关联，以消除或减少衬底与衬底间的曝光后烘烤差异，或以消除或减少该衬底内的曝光后烘烤误差。

为了实现上述目的，本发明还提出一种光刻曝光系统，至少包含：曝光装置和光刻胶涂布/显影单元(track unit)。其中曝光装置至少包含：设计适用于曝光程序的曝光模块，设计适用于曝光后烘烤程序的烘烤模块，以及设计以控制该曝光模块和该烘烤模块的控制模块，其中该烘烤模块包含多个烘烤板，该控制模块设计以能够用来联系该曝光程序和实施于一衬底的该曝光后烘烤程序，借以控制曝光后延迟时间，使得各衬底间的曝光后延迟时间一致化。该控制模块设计能够指派所述多个烘烤板的其中之一给该衬底，且设计用来将该曝光程序的一曝光方案利用于该衬底上，该曝光方案被调整且与被指派至所述衬底的烘烤板相关联，以消除或减少衬底与衬底间的曝光后烘烤差异，或以消除或减少该衬底内的曝光后烘烤误差。而光刻胶涂布/显影单元结合至前述的曝光装置且配置适用于光刻胶工艺。

为了实现上述目的，本发明又提出一种光刻图形化方法，至少包含：进行一曝光程序，在曝光装置中曝光衬底使衬底被图形化，其中包含选择一曝光方案；指派嵌置于该曝光装置的一烘烤模块中多个烘烤板的其中之一给该衬底；以及在前述曝光程序后，进行一曝光后烘烤程序，在嵌置于曝光装置的烘烤模块中烘烤前述的衬底，其中该曝光装置设有一控制模块，且该控制模块设计以能够用来联系该曝光程序和该曝光后烘烤程序，借以控制曝光后延迟时间，使得各衬底间的曝光后延迟时间一致化。该曝光方案与指派至该衬底的所述多个烘烤板中的该一个烘烤板相关联，以消除或减少衬底与衬底间的曝光后烘烤差异，或以消除或减少该衬底内的曝光后烘烤误差。

因此，应用本发明的实施例，可保持曝光后延迟时间一致，以及改善晶片与晶片间或晶片内关键尺寸的一致性，同时可更有效率的利用设备，强化生产的效能。

附图说明

本发明可由上述的详细说明并辅以所附附图而获得较佳的了解。要强调的是，根据工业的标准常规，附图中的各种特征并未依比例示出。事实上，为清楚说明上述讨论，可任意地放大或缩小各种特征的尺寸。再者，为了简单起见，并非所有的特征都示出于所有的图示当中。

图1是根据本发明的许多方面所建构的一种光刻系统的示范实施例的示意图，该光刻系统包含有位于曝光装置的嵌置烘烤模块；

图2是根据本发明的许多方面所建构的一种曝光装置的实施例的示意图，该曝光装置包含有嵌置烘烤模块；

图3是根据本发明的许多方面所建构的一种嵌置烘烤模块的实施例的示意图，该嵌置烘烤模块可配置于如图1所示的系统或如图2所示的装置中；

图4是根据本发明的许多方面所建构的一种嵌置烘烤模块的实施例的示意图，该嵌置烘烤模块可配置于如图1所示的系统或如图2所示的装置中；