[发明专利]增强沟道应力的晶体管结构和方法

说明书

技术领域

本发明的实施例提供了一种通过使用优化的浅沟隔离(STI)应力和氮化物盖层应力来增强沟道应力的结构和方法。

背景技术

来自STI区域的应力和来自氮化物盖层的应力可以显著地影响金属氧化物半导体场效应晶体管(MOSFET)。更特别地，纵向MOSFET沟道区域的拉应力可以增强n型场效应晶体管(NFET)的性能但是会降低p型场效应晶体管(PFET)的性能。另外，沟道纵向中的压应力可以增强PFET的性能但是会降低NFET的性能。

解决该问题的一种方式是使用双应力材料，例如使用双氮化物盖层，即用于NFET的拉伸性盖层和用于PFET的压缩性盖层；和/或双STI(浅沟隔离)应力体。但是双STI应力复杂且昂贵，并且因为在许多情况下NFET和PFET共享一个STI，所以其非常不实用。因此，所需要的是一种使STI局部凹陷并与双CA盖层结合的简单凹陷方法，以便实现与双STI和双氮化物盖层类似的效果。

发明内容

本发明的实施例提供了一种通过使用优化的浅沟隔离(STI)应力和氮化物盖层应力来增强沟道应力的结构和方法。更特别地，提供了一种晶体管结构，其包括具有第一晶体管区域和第二晶体管区域的衬底，第二晶体管区域与第一晶体管区域不同。另外，在第一晶体管区域之上提供有第一晶体管，在第二晶体管区域之上提供有第二晶体管，第二晶体管与第一晶体管不同。第一晶体管包括NFET，第二晶体管包括PFET。

该结构进一步包括STI区域，该STI区域位于与第一晶体管和第二晶体管的侧面相邻的衬底中，其中该STI区域包括应力产生区域。凹陷位于STI区域中的至少两个内，以使得被凹陷的STI区域的顶部位于衬底的顶部之下。

另外，第一应力衬垫位于第一晶体管之上，第二应力衬垫位于第二晶体管之上，第二应力衬垫与第一应力衬垫不同。第一应力衬垫和/或第二应力衬垫的部分定位在凹陷内。如果所有STI区域都凹陷，则第一应力衬垫的部分在凹陷内与第二应力衬垫的部分接触。如果与第一晶体管相邻的所有STI区域都凹陷而与第二晶体管相邻的所有STI区域都不凹陷，则第一应力衬垫的部分定位在凹陷内，而第二应力衬垫的部分不定位在凹陷内。凹陷具有的深度可以大于第一应力衬垫和第二应力衬垫的高度，以使得位于凹陷内的第一应力衬垫和第二应力衬垫的部分可以在衬底的顶部之下。

另外，可以使所有STI区域都凹陷。备选地，可以使与第一晶体管相邻的所有STI区域都凹陷；其中使与第二晶体管相邻的STI区域都不凹陷。此外，可以使位于第一晶体管和第二晶体管之间的所有STI区域都凹陷。

本发明的实施例还提供了一种形成晶体管结构的方法，其中该方法首先在衬底的第一晶体管区域之上形成第一晶体管并在衬底的第二晶体管区域之上形成第二晶体管。第一晶体管包括NFET，第二晶体管包括PFET。

接着，在与第一晶体管和第二晶体管的侧面相邻的衬底中形成STI区域，以使得STI区域包括应力产生区域。然后使STI区域凹陷，使得所有STI区域都可以凹陷。备选地，可以使与第一晶体管相邻的所有STI区域都凹陷；其中使与第二晶体管相邻的所有STI区域都不凹陷。此外，可以使位于第一晶体管和第二晶体管之间的所有STI区域都凹陷。

在此之后，在第一晶体管之上形成第一应力衬垫，在第二晶体管之上形成第二应力衬垫，第二应力衬垫与第一应力衬垫不同。在第一应力衬垫和第二应力衬垫的形成期间，将第一应力衬垫和/或第二应力衬垫的部分定位在凹陷内。如果所有STI区域都凹陷，则第一应力衬垫和第二应力衬垫的形成包括形成第一应力衬垫和第二应力衬垫以使得第一应力衬垫的部分在凹陷内与第二应力衬垫的部分接触。如果与第一晶体管相邻的所有STI区域都凹陷而与第二晶体管相邻的所有STI区域都不凹陷，则在第一应力衬垫的形成期间，将第一应力衬垫的部分定位在凹陷内。另外，在第二应力衬垫的形成期间，不将第二应力衬垫的部分定位在凹陷内。形成凹陷可以生成具有的深度大于第一应力衬垫和第二应力衬垫的高度的凹陷，以使得位于凹陷内的第一应力衬垫和第二应力衬垫的部分可以在衬底的顶部之下。

因此，本发明的实施例公开了一种通过使用优化的STI应力和氮化物盖层来增强互补金属氧化物半导体(CMOS)器件性能的结构和方法。此处的实施例使用与双应力氮化物盖层工艺相结合的STI凹陷(完全凹陷，凹陷NFET侧，或者凹陷FET侧)，以同时实现NFET和PFET的性能增强，这给出了双应力STI和双CA氮化物盖层的效果。这些方法可以与当前工艺流程结合，这能够同时改善NFET和PFET器件性能，并显著增强当前双应力CA氮化物衬垫的效果。