[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件，使用具有电压依存性的MOS电容器作为运算放大器等相位补偿用电路元件。

背景技术

在以往的半导体器件中，使用MOS电容器作为运算放大器等相位补偿用的电容器时，将两个MOS电容器的相互逆极性的端子们并联连接来使用。而且，所谓MOS电容器是指在半导体衬底上所形成，且在栅极电极和扩散层间具有绝缘膜(栅极氧化膜)结构的电容器。以下，涉及以往例的半导体器件即在(日本)特开平10-270957号公报中所揭示的“CMOS运算放大器”，参照图7进行说明。

在图7中，N沟道MOS晶体管87和N沟道MOS晶体管88构成差动输入级部，向各自的栅极输入来自反转输入端子81及非反转输入端子82的信号。MOS晶体管87的源极和MOS晶体管88的源极相互连接，通过N沟道MOS晶体管89的漏极引入恒定电流。MOS晶体管89以偏置电压输入端子83的电压来设定漏极电流。

P沟道MOS晶体管91、92的源极共用连接着电源端子84(高位侧电源VDD)。MOS晶体管87的漏极与MOS晶体管91、92的栅极及MOS晶体管91的漏极连接，MOS晶体管88的漏极与MOS晶体管92的漏极连接。

MOS晶体管88的漏极还与源极被连接到高位侧电源VDD的P沟道MOS晶体管93的栅极及相位补偿用电容器86的一个端子连接。相位补偿用电容器86的另一个端子与MOS晶体管93的漏极连接。MOS晶体管93的漏极与用偏置电压输入端子83的电压设定了漏极电流的N沟道MOS晶体管90的漏极连接，该连接点作为输出端子85。

而且，相位补偿用电容器86由将相互逆极性的端子们并联连接的两个MOS电容器94、95构成。图8示出MOS型的电容元件(N阱电容元件)即MOS电容器94、95的剖面结构。

图8中，114是P型半导体衬底，形成N阱层(杂质浓度小的N型扩散层)111、112及场氧化膜113。在N阱层111、112中形成杂质浓度大的N型扩散层(比电阻小的N型扩散层)107～110。在N型扩散层107、108间、N型扩散层109、110间的区域分别间隔着栅极氧化膜105、106设置有栅极电极103、104。对MOS电容器95、94设置端子101、102。

MOS电容器95、94的端子101与图7中P沟道MOS晶体管93的栅极连接，端子102与图7中P沟道MOS晶体管93的漏极连接。

通过以上那样的结构，当电压V1(MOS电容器的端子101的电压)比电压VOUT(MOS电容器的端子102的电压)还高时，在MOS电容器95内栅极电极103正下方的N阱层111中产生耗尽层，MOS电容器95的电容值变得非常小。另一方面，当电压V1(MOS电容器的端子101的电压)比电压VOUT(MOS电容器的端子102的电压)还低时，在MOS电容器94内栅极电极104正下方的N阱层112中产生耗尽层，MOS电容器94的电容值变得非常小。

但是，由于MOS电容器95和MOS电容器94将相互逆极性的端子们并联连接，因此电压V1与电压VOUT相比无论高出一定电压以上时，还是低出一定电压以上时(除同电位附近以外)，其中一个MOS电容器的电容值成为规定那样(电容值因耗尽层而不变小的状态)。即，电压V1与电压VOUT相比无论在高出一定电压以上的情况，还是在低出一定电压以上的情况(除同电位附近以外)，相位补偿用电容器86的电容值(MOS电容器94和MOS电容器95的总电容值)可保持在规定值以上。因此，作为运算放大器等使用时，不发生振荡。

而且，除(日本)特开平10-270957号公报以外，在(日本)特开平11-97626号公报中还揭示了利用AL布线对寄生电容器成分进行加法运算的类似例。

但是在图7、8所示的以往例的半导体器件中，存在以下所述的问题点。

图9是示出相位补偿用电容器86的电压依存性的特性图。横轴是图7中(VOUT-V1)的电压，纵轴是电容值。以点线所画的曲线a示出MOS电容器94的电容值，以虚线所画的曲线b示出MOS电容器95的电容值，及以实线所画的曲线c示出相位补偿用电容器86的电容值(MOS电容器94、95的合计)。