[发明专利]关联双取样电路及其相关的影像感测器

说明书

技术领域

本发明是指一种用于影像感测器的关联双取样电路，尤指一种具有精简的电路架构及通过操作上不需极性转换的取样电容，以减少噪声产生的关联双取样电路。

背景技术

随着数码相机、移动电话等电子商品不断的开发与成长，消费市场对影像感测元件的需求亦持续的增加。一般而言，目前常用的影像感测元件，包括了电荷耦合感测元件(Charge Coupled Device，CCD)以及互补式金氧半导体影像感测元件(CMOS Image Sensor，CIS)两大类。其中，由于CMOS影像感测元件具有低操作电压、低功率消耗与高操作效率等特性，再加上其可整合于目前的半导体技术来大量制造，因此受到极广泛的应用。

在CMOS影像感测器中，一般会通过类比前端电路将每一像素感测器(Pixel Sensor)所产生的信号读出，并且提供适当的驱动能力来推动后级的应用电路，如类比至数字转换器或影像处理电路等。在操作时，像素感测器会利用重置开关将感测器重置到初始状态以清除前一次操作所残留下来的信号，但是重置开关在切换时会引入重置噪声(Reset Noise)，因此本领域一般会通过关联双取样(Correlation Double Sampling，CDS)电路来实现类比前端电路，以对来自每一像素感测器所输出的光感测信号及重置信号进行二次取样，进而获得光感测信号及重置信号的差值(即曝光前后的信号准位差值)，如此一来将可避免CMOS影像感测器所产生的影像受到像素重置噪声的影响。

请参考图1，图1为一已知CMOS影像感测器10的示意图。CMOS影像感测器10包含有像素阵列11、关联双取样(Correlation Double Sampling，CDS)电路阵列12及后级缓冲电路13。一般而言，CMOS影像感测器10的类比前端电路是由关联双取样电路阵列12及后级缓冲电路13所组成。为了方便说明，图1中以像素感测器Pij代表像素阵列11中第i行第j列的像素感测器，以关联双取样电路CDS_i代表耦接于第i行的所有像素感测器的关联双取样电路，而后级缓冲电路13则耦接于关联双取样电路阵列12中的所有关联双取样电路。像素感测器Pij是四晶体管架构(4 Transistor，4T)的主动式像素感测器，其包含有感光二极管PD、转移晶体管(Transfer Transistor)TX、重置晶体管(Reset Transistor)RX、驱动晶体管(Drive Transistor)DX以及选择晶体管(Select Transistor)SX。感光二极管PD用来感测光照的强度，并累积入射光线所产生的光电荷。转移晶体管TX用来根据转移控制信号Tg1，将累积于感光二极管PD的光电荷转移至节点FD。重置晶体管RX用来根据重置控制信号Rst，重置节点FD的电压至电源电压VDD。驱动晶体管DX是一源极随耦器，用来将节点FD的电压转换成对应的电流信号输出至选择晶体管SX。选择晶体管SX则根据列选择控制信号Rsel，通过输出端PXO依序输出重置信号及光感测信号。其中，转移控制信号Tg1、重置控制信号Rst及列选择控制信号Rsel可由列解码器(Row Decoder)所产生，于此不再赘述。