[发明专利]绝缘栅型半导体装置

说明书

技术领域

本发明涉及一种绝缘栅型半导体装置，特别是涉及一种在具有进行主晶体管的电流检测的传感检测用晶体管的绝缘栅型半导体装置中提高检测精度的绝缘栅型半导体装置。

背景技术

在现有的绝缘栅型半导体装置中，公知有以下的结构(例如参照专利文献1)。该结构是将进行主动作的晶体管和进行该晶体管的电流检测等的传感检测用晶体管集成于一个芯片。

图7是表示作为现有的绝缘栅型半导体装置的一例的沟槽结构的MOSFET的平面图。另外，图7中省略源极电极、栅极焊盘电极等金属电极层及层间绝缘膜。

如图7所示，MOSFET的芯片，将配置进行主动作的MOS晶体管3 5m的主动作部41和配置传感检测用MOS晶体管35s的传感部42集成在一个芯片上。主动作部41和传感部42的各自的沟道区域33、34以规定的间隔分离。

半导体基板30在n+型硅半导体基板之上层叠n-型半导体层等而构成，成为漏极区域。P型沟道区域33、34设置在n-型半导体层的表面。在沟道区域33、34上设置沟槽，绝缘膜覆盖沟槽内并埋设栅极电极，MOS晶体管35m、35s例如配置为格子状。各自的沟道区域33、34的MOS晶体管35m、35s为相同结构。

在沟道区域33、34的外周的n-型半导体层表面上根据需要配置扩散p+型杂质的防护圈45。另外，在芯片的最外周设置密封金属47。

驱动传感部42的栅极电极通过多晶硅等的栅极连接电极36与主动作部41的栅极电极连接。在芯片(半导体基板30)的角部的基板表面上设置栅极焊盘电极44，与栅极连接电极36连接。

也就是说，同时驱动主动作部41和传感部42的MOS晶体管35m、35s，通过由传感部42检测电流来监视并控制主动作部41的过电流等异常情况。

专利文献1：JP特开2002-314086号公报

图8是表示现有的MOSFET接通时的电流路径的概况剖面图。图8是图7的d-d线的剖面图。

在n+型半导体基板31之上层叠n-型半导体层32，并在设置于n-型半导体层32表面上的沟道区域33、34上，分别以例如1000∶1的元件比配置MOS晶体管35m、35s。另外，在此省略MOS晶体管35m、35s的详细图示及说明。

从MOS晶体管35m、35s的一个元件向半导体层32流动的电流，如箭头所示，不仅向半导体层32的垂直方向，还向从垂直方向大约45度的方向扩散流动。

沟道区域33、34的正下方的半导体层32中，由于扩散的电流路径重叠，故成为大致均匀的电流分布，在沟道区域33、34的端部重叠少的部分与中央附近(沟道区域33、34的正下方)相比，电流分布不均匀。

由于进行主动作的主动作部41的MOS晶体管35m的元件数量多，电流分布变均匀的沟道区域33正下方的区域(以下，称为均匀区域CR1)的面积也大。也就是说，相对于均匀区域CR1，端部的电流分布不均匀的区域(以下，称为不均匀区域CR2)的面积比例变小。即，几乎没有由于不均匀区域CR2的存在而造成的影响。

另一方面，与主动作部41相比，传感部42的MOS晶体管3 5s的数量非常少(例如，千分之一)，沟道区域34正下方的区域(均匀区域CR1)的面积也小，与主动作部41相同，产生不均匀区域CR2。因此，传感部42中，相对于均匀区域CR1的面积，不均匀区域CR2的面积比例变大，不均匀区域CR2的存在造成的影响变大。

在设计上，在主动作部41和传感部42中，需要得到与MOS晶体管35m、35s的元件数量成比例的电流容量，若各自的电流分布同等均匀，则接通阻抗也与元件数量成比例。

但是，如上所述，由于在传感部42中不均匀区域CR2的存在造成的影响大，故例如与每单位沟道区域面积(或单位元件)相比，与主动作部41相比传感部42的电流分布不均匀的比例增加。也就是说，存在传感部42中由于不均匀的电流分布接通阻抗低于设计值的问题。

图9是表示设计上的主动作部41和传感部42的V-I特性(理想值)和实际的传感部42的I-V特性的图。虚线x、y分别表示主动作部41和传感部42的理想值的特性，实线x′、y′分别表示实际的主动作部41和传感部42的特性。

这样，由于实际上传感部42的接通阻抗减少，故存在不能得到与设计值相同的、与主动作部4 1和传感部42的元件比对应的电流比的问题。

发明内容