[发明专利]多芯片封装结构及其制作方法

说明书

技术领域

本发明涉及一种半导体封装工艺，且特别是关于一种多芯片封装结构的制作方法。

背景技术

随着半导体工艺的进步，球格阵列式构装(Ball Grid Array，BGA)、芯片尺寸构装(Chip-Scale Package，CSP)、覆晶构装(Flip Chip package，F/C package)与多芯片模块(Multi-Chip Module，MCM)等高密度集成电路封装技术也应运而生。对于高密度集成电路封装而言，缩短连结线路的长度将有助信号传递速度的提升，因此凸块(bump)的应用已逐渐成为高密度封装的主流。

图1为现有技术的一种多芯片封装结构的剖面示意图。请参照图1，多芯片封装结构100由一承载器110、一第一芯片120、一第二芯片130、多条焊线140及一封装胶体150所构成。其中，承载器110上具有多个接垫112、114与116。第一芯片120具有一主动表面S1与一背面S2。主动表面S1上配置有多个凸块122。第一芯片120是通过凸块122与接垫112电性连接。此外，第二芯片130配置于第一芯片120上，具有一主动表面S3与一背面S4。第二芯片130的主动表面S3通过多条焊线140与承载器110的接垫116电性连接。封装胶体150包覆第一芯片120、第二芯片130与焊线140，并填充于第一芯片120与承载器110之间。

然而，上述的多芯片封装结构100的整体厚度与大小不易缩小，不但不符合封装技术朝向微型化发展的趋势，更会降低产品在市场上的竞争力。

发明内容

本发明目的是提供一种多芯片封装结构的制作方法，其于第一硅片的预定的切割线上形成多个凹穴，以制作导电壁于凹穴中。

本发明提供一种多芯片封装结构的制作方法，其通过第一线路层的导电壁与显露于凹穴中的第一金属层的切割剖面电性连接。

本发明提供一种多芯片封装结构的制作方法，其于第一硅片的切割剖面上覆盖一隔离层，以提高绝缘性。

本发明提出一种多芯片封装结构的制作方法，包括：提供一第一硅片，该第一硅片具有一主动表面以及相对的一背面，该主动表面上设有多个焊垫；贴附一第一金属层以及一基板于该第一硅片的该背面，该第一金属层位于该第一硅片与该基板之间，该第一金属层以一背胶层与该第一硅片的背面相粘，而该基板以一胶片与该第一金属层相粘；图案化位于该主动表面上的一第一绝缘层，以使该第一绝缘层形成多个显露所述焊垫的开孔；在该第一硅片的一预定的切割线上，形成多个局部移除该第一绝缘层、该第一硅片以及该第一金属层所产生的凹穴；形成一隔离层于所述凹穴中的硅片切割剖面上；形成一具有多个第一接垫的第一线路层于该绝缘层上，且该第一线路层的导电壁与显露于所述凹穴中的该第一金属层的切割剖面电性连接；形成一覆盖层于该第一线路层上以及所述凹穴中；提供一第二硅片，该第二硅片贴附于一载板上，且多个导电凸块形成于该第二硅片上；该第二硅片以所述导电凸块压合于该覆盖层中，并与该第一线路层电性连接；移除该基板以及该胶片，以显露该第一金属层；图案化该第一金属层，以形成具有多个第二接垫的一第二线路层；以及沿着该预定的切割线切割该第一硅片以及该第二硅片，以形成多个分离的多芯片封装结构。

在本发明的一实施例中，在切割第一硅片以及第二硅片的步骤之前，更包括形成一焊罩层于第二线路层上，并显露所述第二接垫。

在本发明的一实施例中，在形成焊罩层的步骤之后，更包括形成一保护层于所述第二接垫上。

在本发明的一实施例中，在形成保护层的步骤之后，更包括形成多个焊球于所述第二接垫上。

在本发明的一实施例中，在切割第一硅片以及第二硅片的步骤之前或之后，更包括移除载板。

本发明提出一种多芯片封装结构，包括一第一芯片、一第二芯片、多个导电凸块、多个导电壁以及一覆盖层。第一芯片具有位于其主动表面上的第一线路层以及位于其背面的第二线路层。第二芯片配置于该第一芯片上，该第二芯片具有位于其主动表面上的第三线路层。多个导电凸块电性连接于该第一线路层与该第三线路层之间。多个导电壁位于该第一芯片的侧缘，并电性连接于该第一线路层与该第二线路层之间。覆盖层位于该第一芯片与该第二芯片之间，且覆盖该第一线路层与所述导电壁。

在本发明的一实施例中，第一芯片还具有一第一绝缘层，经图案化而配置于该第一线路层之下。。

在本发明的一实施例中，第一芯片还具有一背胶层，配置于该第二线路层之下。

在本发明的一实施例中，第二芯片还具有一第二绝缘层，经图案化而配置于该第三线路层之下。

在本发明的一实施例中，一隔离层配置于第一芯片的侧缘与所述导电壁之间。