[发明专利]绝缘膜材料、多层互连结构及其制造方法和半导体器件的制造方法

说明书

相关申请的交叉参考

本申请基于申请日为2007年2月26日的在先日本专利申请No.2007-045762并要求其优先权，在此通过参考的方式将其全部内容并入本文。

技术领域

本发明涉及一种绝缘膜材料，其有利于在半导体集成电路的多层互连结构内形成绝缘膜，还涉及一种具有介电常数低且耐损性优异的绝缘膜的多层互连结构，所述绝缘膜由绝缘膜材料形成，且还涉及一种制造多层互连结构的方法以及一种制造半导体器件的方法。

背景技术

近年来，随着半导体集成电路的集成度和元件密度的增加，对多层半导体元件的需求也日益增多。随着半导体集成电路集成度的增加，互连之间的间距变得越来越小，互连间电容的增大导致的互连时延成为一个问题。互连时延(T)由如下公式表示：T∝CR，因此受互连电阻(R)和互连间的电容(C)影响。介电常数(ε)和互连间的电容(C)之间的关系由如下公式表示：C＝ε₀ε_r·S/d，其中S是电极的电极表面积，ε₀是真空介电常数，ε_r是绝缘膜的介电常数且d是互连间的距离。尽管能够通过减少互连的厚度和减少电极表面积来降低互连间的电容(C)，减少互连的厚度会额外增加互连电阻(R)，由此使无法实现高速。因此，降低绝缘膜的介电常数是减少互连时延(T)和提高速度的有效手段。

具有多层互连结构的半导体器件中金属互连的间距有减小的趋势。因此，由静电感应确定的金属互连的阻抗(impedance)的增加、和响应速度时延和耗电量的增加受到关注。因此，需要尽最大可能降低配置在半导体衬底和金属互连之间或配置在金属互连之间的层间绝缘膜的比电容率(specific permittivity)。

无机材料例如二氧化硅(SiO₂)、氮化硅(SiN)和磷硅酸玻璃(PSG)，以及有机聚合物材料例如聚酰亚胺是绝缘膜的常规材料。

然而，在半导体器件中广泛使用的CVD-SiO₂膜的介电常数高达4左右。此外，作为低介电常数CVD膜研究的SiOF膜的介电常数大约为3.3～3.5，但其具有高吸湿性，且其介电常数随时间增加。

近年来，人们提出向用于形成低介电常数膜的材料添加通过加热而蒸发或分解的有机树脂等，并在沉积过程中通过加热形成孔以获得多孔膜。由于多孔膜具有孔，因此可以实现比常规的构造更低的介电常数，然而，由此方法所衍生的问题是孔尺寸为10nm或以上，为了进一步降低介电常数而提高其孔隙率(含孔比例)，吸湿性会导致介电常数的增加和膜强度的降低。

此外，还公开了形成含有具有特定笼形结构的有机聚硅氧烷的多孔绝缘膜的材料(见日本专利申请(JP-A)No.2004-303777)和含有具有笼形多面体结构的有机硅化合物的成膜材料(见JP-A No.2000-290287)。

然而，目前，多层互连结构和半导体器件是通过使用等离子体和液体试剂进行蚀刻加工低介电常数膜而制造的，此技术衍生的问题是由于低介电常数膜受到损害导致介电常数增加。在使用JP-A No.2004-303777和JP-A No.2000-290287中所述的材料所形成的膜中，由于Si-O-Si键在蚀刻过程中被截断，耐损性(例如抗蚀性和液体试剂抗性)变差，使增加了蚀刻后的有效电容率并降低了半导体器件的响应速度。

本发明解决本领域存在的问题以及实现以下目标。因此，本发明的目的在于提供能够利于形成介电常数低且耐损性(例如抗蚀性和液体试剂抗性)优异的绝缘膜的绝缘膜材料，还提供一种互连间的寄生电容减少的多层互连结构，还提供一种有效制造多层互连结构的方法，以及一种有效制造高速且可靠性高的半导体器件的方法。

发明人为了解决上述问题进行了全面的研究，并得到以下研究结果。由于Si-O-Si键在蚀刻过程中断裂使常规的多孔层间绝缘膜的抗蚀性变差。相反，发现绝缘膜材料中硅化合物的硅原子和碳原子之间的键(Si-R-Si键，其中R是由R¹～R⁴表示的官能团；R¹～R⁴可以相同或不同且表示含有烃和不饱和烃中任何一种的官能团)的占有率相对于Si-O-Si键的占有率增加，由于含有刚性的Si-R-Si键，可以得到耐损性(例如抗蚀性和液体试剂抗性)优异的绝缘膜。