[发明专利]芯片封装载板、芯片封装体及其制造方法无效
申请号: | 200810080774.4 | 申请日: | 2008-02-18 |
公开(公告)号: | CN101515574A | 公开(公告)日: | 2009-08-26 |
发明(设计)人: | 劳绍文 | 申请(专利权)人: | 旭德科技股份有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/498;H01L23/31;H01L21/50;H01L21/60;H01L21/56 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 彭久云 |
地址: | 中国台湾*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 装载 封装 及其 制造 方法 | ||
技术领域
本发明涉及一种电路板(circuit board),且特别涉及一种芯片封装载板、芯片封装体及其制造方法。
背景技术
现今的半导体科技发达,许多芯片(chip)内具有大量且高密度排列的晶体管(transistor)元件以及许多配置在芯片表面的接垫(pad)。为了能封装这些芯片,这些芯片通常安装在芯片封装载板(chip package carrier)上,以形成芯片封装体(chip package),而目前的芯片封装体通常是采用铜箔基板(Copper Clad Laminate,CCL)所制成。
图1A至图1E是已知芯片封装体的制造方法的流程示意图。请参阅图1A与图1B,已知芯片封装体的制造方法包括以下步骤。首先,提供铜箔基板110,其包括介电核心层112以及分别配置于介电核心层112相对二面的二层铜箔114’。接着,将铜箔基板110依序进行机械钻孔、无电电镀工艺(electroless plating)、电镀工艺以及蚀刻工艺,以形成二铜线路层114以及导电通孔T,其中这些铜线路层114是由多条走线(trace)114a、多个芯片接垫114b以及多个焊球垫114c所组成。
请参阅图1C,之后,在这些铜线路层114上,分别形成二防焊层120,其中这些防镀层120会暴露出这些芯片接垫114b与这些焊球垫114c。接着,在各个芯片接垫114b与各个焊球垫114c上,形成镍金层130。在镍金层130形成之后,已知的芯片封装载板100a已制作完成。
请参阅图1D,接下来,将芯片140粘着于其中一层防焊层120上,并将芯片140以引线接合的方式电性连接于这些芯片接垫114b上。之后,利用封装树脂160包覆芯片140与多条连接于芯片140及这些芯片接垫114b之间的导线150。请参阅图1E,接着,在这些焊球垫114c上形成多个焊球170。在形成这些焊球170之后,进行单体切割(unit singulation)。如此,一颗颗芯片封装体100已制作完成。
目前普遍被现代人所使用的手机、个人数字助理(Personal DigitalAssistant,PDA)以及数码相机等可携式电子装置已朝向功能多样化以及体积小型化的趋势发展。为了使芯片封装体100能容置于体积小型化的可携式电子装置内,以及使可携式电子装置能容纳更多电子元件,芯片封装体100朝向薄型化的特征发展。为此,现在各家公司与业者皆在研发出厚度更薄的铜箔基板110。
然而,一旦铜箔基板110的厚度变得太薄,铜箔基板110会变的很脆弱,以至于容易受外力的影响而折损。因此,厚度很薄的铜箔基板110不能用现有的生产设备配合目前的工艺(如图1A至图1E所示)来制造,必须采用特殊生产设备才能制造。但是,这种特殊生产设备的造价十分昂贵,加上这类厚度很薄的铜箔基板110十分脆弱而容易被机器夹毁、戳破或撕裂等,以致于在生产过程中容易损毁而造成成品率无法提升。
发明内容
本发明提供一种芯片封装载板,其用以安装芯片。
本发明提供一种芯片封装体,其具有较薄的厚度。
本发明提供一种芯片封装体的制造方法,能降低芯片封装体的厚度。
本发明提出一种芯片封装体,其包括线路基板、至少一芯片以及封装胶体,其中线路基板包括导电图案层、第一线路层、第一介电层以及多个第一导电盲孔结构。导电图案层包括多个第一接垫,其中各个第一接垫具有底面。第一线路层配置于导电图案层的上方,而第一介电层配置于导电图案层与第一线路层之间,其中第一介电层覆盖这些第一接垫的底面以外的表面,且未覆盖这些底面。第一介电层具有多个从第一线路层延伸至导电图案层的第一盲孔。这些第一导电盲孔结构分别配置于这些第一盲孔中,而导电图案层透过这些第一导电盲孔结构连接第一线路层。芯片配置于线路基板上,并电性连接线路基板。封装胶体配置于线路基板上,并包覆芯片。
在本发明的一实施例中,上述芯片封装体还包括多个导电凸块(conductive bump),而这些导电凸块分别连接该第一接垫。
在本发明的一实施例中,上述这些导电图案层是由这些第一接垫所组成。
在本发明的一实施例中,上述这些第一接垫的底面与第一介电层的表面实质上切齐。
在本发明的一实施例中,上述第一线路层包括多个第二接垫,而芯片透过这些第二接垫电性连接线路基板。
在本发明的一实施例中,上述芯片封装体还包括多条键合导线,而芯片透过这些键合导线连接这些第二接垫。
在本发明的一实施例中,上述芯片封装体还包括防焊层,而防焊层覆盖第一线路层,并暴露这些第二接垫。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旭德科技股份有限公司,未经旭德科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810080774.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:热动型过载继电器
- 下一篇:基于虚拟地质模型的可视化分析预测方法