[发明专利]不同掺杂浓度多分区高击穿电压浅结低温半导体结构及制造方法

说明书

(一)技术领域

本发明涉及一种半导体器件和集成电路结构及制造方法，特别涉及一种不同掺杂浓度多分区高击穿电压浅结低温半导体结构及制造方法，适用于高压半导体器件和集成电路的结构及制造。

(二)背景技术

在高压半导体器件和集成电路的结构及制造中，保证器件能够有足够的电压承受能力是器件能够正常工作的前提条件。现代半导体器件和集成电路的制造一般采用从表面不同区域掺入杂质的方法来形成器件，对半导体材料内部进行任意区域，任意浓度的掺杂还很难做到。现代的半导体器件和集成电路的这种制造方法可统称为平面工艺。一般半导体器件平面工艺掺杂过程使得在半导体材料表面下形成有一定曲率的杂质扩散结，这种结承受电压的能力往往比没有曲率的理想平行平面结所能承受的电压低很多，这将影响半导体器件最终的工作电压。因此出现了许多提高平面工艺产生的曲率结击穿电压的方法，一般统称为结终端技术。已有的结终端结构和技术与平面工艺比较兼容有导电金属或者多晶的各种场板结构、多个保护环结构(场限环结构)、半绝缘多晶电阻场板结构、横向变掺杂结构等；还有一些与平面工艺兼容性不是很好的如正、负斜面、双斜面技术和衍生的正、负腐蚀成形技术。见经典专著《功率MOSFET与高压集成电路》见陈星弼，东南大学出版社，1990版。这些技术已经为从事高压半导体器件制造领域技术人员所熟悉，不再详说。从器件设计和制造的方便、有利、经济等角度，上述结终端技术各有特点。

对于场板，各种导电场板能够正常工作一般都需要放置场板的介质厚度越厚效果越好，这与现代平面工艺的低温、低台阶、细光刻线条的趋势存在一定的矛盾，有时限制了场板的发挥效果。另外场板在器件设计时，其优化计算是比较复杂的。场限环技术与平面工艺兼容性比场板技术好一些，一般因为曲率原因，场限环的结深大一些有利场限环发挥更好作用，但是场限环的结深和间距之间对工艺控制是比较敏感的，对表面杂质浓度的变化也比较敏感，并且在器件设计时，其优化计算也是比较复杂的。横向变掺杂技术在工艺上实现比较麻烦，对掺入杂质量和版图及结构设计相对也比较麻烦和复杂。正、负斜面、双斜面技术存在平面工艺的兼容性不好的问题。

前述背景技术中与平面工艺兼容性较好的提高主结击穿电压结终端技术存在一些不易调和的矛盾，共同的问题首先是器件结构设计优化的复杂性，要获得理想的击穿电压比较难设计；其次是耐压提高的效果对工艺加工尺寸，如台阶和介质厚度等比较敏感，这增加了设计与器件制造工艺之间匹配的难度；最后这些终端技术基本上都与扩散结深有或多或少的关系，一般情况是深结有利耐压的提高，而深结一般意味着较高的工艺温度，与现代平面工艺低温的发展趋势和高密度集成相矛盾。针对上述较高击穿的结终端技术的设计复杂、依赖较深的结深、较厚的介质厚度以及与现代深亚微米低温浅结工艺趋势不兼容的问题，提出本发明。

(三)发明内容

针对上述较高击穿的结终端技术的设计复杂、依赖较深的结深、较厚的介质厚度以及与现代深亚微米低温浅结工艺趋势不兼容的问题，本发明提供了一种不同掺杂浓度多分区高击穿电压浅结低温半导体结构及制造方法，提出一种符合现代平面工艺发展趋势的一种新的结终端技术。形成了一套制备可动部件与环的优化方法。

本发明解决上述技术问题的技术方案在于，本发明的不同掺杂浓度多分区高击穿电压浅结低温半导体结构及制造方法，包括：

半导体材料1，主扩散结2，n个耐压层B₁～B_n(n≥2)，耗尽终止区4和介质层3，其中主扩散结2、n个耐压层B₁～B_n、耗尽终止区4都处于半导体材料1中，主扩散结2和n个耐压层B₁～B_n的导电类型与半导体材料1是相反导电类型，耗尽终止区4与半导体材料1是相同导电类型。

所述n个耐压层B₁～B_n和耗尽终止区4表面允许存在各种厚度和多层不同性质的介质层3，但不允许存在导电性材料，如金属和多晶。

所述n个耐压层B₁～B_n中，耐压层B₁～B_n-1净掺入杂质面密度在半导体材料1理想平行平面结雪崩击穿前最大耗尽层空间电荷面密度与介质层3及半导体材料1间电荷面密度带符号运算之和的0.5倍到5倍范围内，而与耗尽终止区4的分区杂质耐压层B_n净掺入杂质面密度在半导体材料1理想平行平面结雪崩击穿前最大耗尽层空间电荷面密度与介质层3及半导体材料1间电荷面密度带符号运算之和的0倍到1.3倍范围内。