[发明专利]薄膜晶体管液晶显示器阵列基板的像素结构

说明书

技术领域

本发明涉及一种像素结构，尤其涉及薄膜晶体管液晶显示器(简称：TFT-LCD)阵列基板的像素结构，属于液晶面板的阵列技术。

背景技术

在现有的薄膜晶体管液晶显示器的生产条件下，在栅线(Gate Line)和数据线(Data Line)的交叠部位(Cross)经常会发生静电击穿，从而导致产生数据线栅线短路不良(简称：DGS线不良)。

如图1A所示，为现有采用五次掩模工艺的像素结构示意图，图1B为图1A中沿A-A方向的截面图。从图中可以看出，该像素结构具有像素电极11，在基板00和第二保护层15之间的层结构中，布设有数据线12和栅线13。在有源区123的位置处，数据线12和栅线13交叠形成寄生电容。当该寄生电容发生静电击穿时，会导致DGS线不良。

如图2A所示，为现有采用四次掩模工艺的像素结构示意图，图2B为图2A中沿B-B方向的截面图。从图中可以看出，该像素结构具有像素电极21，在基板00和第二保护层25之间的层结构中，布设有数据线22和栅线23。在有源区223的位置处，数据线22和栅线23交叠形成寄生电容。当该寄生电容发生静电击穿时，会导致DGS线不良。

现有技术的缺陷在于：现有技术中，针对上述容易发生静电击穿的寄生电容部分没有提供任何保护措施，一旦被击穿便难以修复，从而会影响产生质量和良品率。

发明内容

本发明要解决的问题是：现有像素电极上的寄生电容发生静电击穿后难以修复。

为了解决上述问题，本发明的一个实施例是提供了一种像素结构，包括像素电极、栅线和数据线，所述栅线和数据线的交叠处形成有寄生电容，其中，所述栅线上还设置有延伸部，所述延伸部与所述数据线形成有保护电容，与所述寄生电容并联设置，所述保护电容的两极间距离小于所述寄生电容的两极间距离。

通过本发明，由于为像素结构设置了保护电容，从而有效降低了因静电放电(简称：ESD)引起的线不良比率，提高了成品率，降低了生产成本，尤其对于液晶电视产品能够发挥更大的作用。另外，这种结构设计简单，占用显示区域小，基于现有工艺条件即可实现，并且在新产品开发中不会增加成本。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1A为现有采用五次掩模工艺的像素结构示意图；

图1B为图1A中沿A-A方向的截面图；

图2A为现有采用四次掩模工艺的像素结构示意图；

图2B为图2A中沿B-B方向的截面图；

图3A为本发明实施例1所述像素结构的示意图；

图3B为图3A中沿C-C方向的截面图；

图3C为本发明实施例1所述保护电容与寄生电容的等效电路图；

图3D为本发明实施例1所述具有两个保护电容的像素结构的示意图；

图4A为本发明实施例2所述像素结构的示意图；

图4B为图4A中沿D-D方向的截面图；

图4C为图4A中沿E-E方向的截面图；

图4D为本发明实施例2所述具有两个保护电容的像素结构的示意图。

具体实施方式

实施例1

本实施例提供了一种TFT-LCD阵列基板的像素单元，该像素结构采用五次掩模工艺制造。其中的五次掩模工艺是现有的一种像素结构制造方法。其主要过程包括：

1、在基板00上通过成膜、曝光、刻蚀工艺形成栅线、栅线分支部和栅极；

2、直接沉积第一保护层，通过成膜、曝光、刻蚀工艺形成有源层图形；

3、通过成膜、曝光、刻蚀工艺形成数据线、源极和漏极；

4、再通过成膜、曝光、刻蚀工艺形成过孔；

5、通过成膜、曝光、刻蚀工艺形成像素电极，该像素电极通过过孔与源极导通。

如图3A所示，本实施例所述的像素结构包括像素电极11、数据线12和栅线13。其中，栅线13和数据线12的交叠处形成有寄生电容，如图3B所示为图3A中沿C-C方向的截面图。寄生电容的上电极由数据线12形成，下电极由栅线13形成。寄生电容的两极间距离为图中箭头所示的距离D1。

在栅线13上还设置有分支部133。该分支部133与数据线12形成有保护电容。分支部133与栅线13位于同一布线层。分支部133的与栅线13一体连接，并与数据线12交叠形成保护电容。在本实施例中，分支部133与栅线13位于同一布线层并且是一体的，因此可以在通过掩模工艺生成栅线13的同时，也生成分支部133。