[发明专利]高介电性能聚芳醚酮/金属酞菁复合材料及其制备方法

说明书

技术领域

本发明属于高分子介电材料及其制备的技术领域，特别涉及具有高介电性能的聚芳醚酮/金属酞菁复合材料及其制备。

背景技术

从1959年集成电路的发明到现在，半导体工业的集成电路的集成度以每年25％～30％的速度增长。这样的增长速率可以用摩尔定律来描述，即每平方厘米的硅基半导体集成电路的晶体管数量每十二个月翻一番。在70年代和80年代，实际翻番需要的时间接近18个月，在近几年这个时间已经为12个月了。目前，最先进的集成电路加工厂生产的集成电路的特征尺寸已经为180nm，甚至更低。根据1999年半导体工业协会(Semiconductor Industry Association，SIA)更新的国际半导体的发展规划ductor Industry A ssociation SIA导体工艺的发展规划(International Technology Roadmap for Semiconductors ITRS)，为了维持现有的半导体发展的速度，必须进一步发展半导体工业的器件模型、工艺等制约因素。

在半导体工业中，存储器和逻辑器件是其最重要的组成部分，而介电材料在这两种器件中又属核心；它可以作为动态随机存储器电容的DRAM(DynamicRandom-Access Memory)，即动态随机存储器最为常见的系统内存)介质材料以存储信息，也可以作为场效应CMOS管逻辑器件的栅介质。随着硅基半导体工业的飞速发展，器件的加工工艺不再可以简单地缩小尺寸，且已经达到了一个极限，因此，必须通过使用新的材料或提出新的器件模型来解决现存制约发展的因素。对DRAM而言，必须要求一定的电容容量才能保证存储信息的电荷在刷新时正常恢复，电容的大小直接表现在电容的面积上，为了提高DRAM的容量，除了要减少特征尺寸的线宽，还必须减少电容面积，在电容介质厚度不变时，保持同样的电容大小并减少电容面积的唯一方法是提高电容所填充介质的介电常数。传统半导体工业对于场效应管的栅介质都是用，但是随着半导体SiO₂器件尺寸的不断缩小，为了抑制短沟效应保证器件有良好的器件特性，要求的栅氧层越来越薄，此时引起了诸多二次效应，电子的直接隧穿效应严重，同时栅介质层的栅电场急剧增加，由此引起的漏电流使原有的基本器件的特性越来越差，甚至无法正常工作。为此，提出了采用高介电常数材料作为栅介质替代传统的，这样可以在保持等效厚度SiO₂不变的条件下，增加介质层的物理厚度，以减少直接隧穿效应和栅介质层承受的电场强度。如今，高介电常数材料的研究已经成为半导体行业最热门的研究课题之一。但是与传统的SiO₂和硅的交界面相比，高介电常数材料和硅交界面的物理特性有很大区别。界面处的晶格失配、相互扩散等因素使其存在很高的界面态密度，从而严重影响器件的特性，甚至使器件失效。同时高介电常数材料在制备方法上与原有的SiO₂工艺有很大的不同，必须充分考虑其制备工艺与常规集成电路工艺的兼容性。

现在大部分的高介电材料是用铁电材料特别是铁电陶瓷制作的材料，由于铁电材料一般为无机材料，而且形状一般为粉末状或者颗粒状，相互之间粘结力比较差，所以用铁电陶瓷制作电缆终端元件或电容器元件一般都采用烧结工艺，加工温度基本都在1100℃以上，对设备和操作环境要求都很高。由于相互粘结力比较差，元件也不可能制成很大的面积。一般说来元件的介电常数随元件的面积的大而增大，因而用铁电材料制成的电容器其介电常数一般不会很大，且铁电材料介质损耗都比较大，考虑到聚合物具有优良的加工性能和较低的加工温度，铁电体/聚合物复合材料有可能会成为一种性能优良的介电材料。事实上已经有很多这方面的报道，但要达到非常高的介电常数，一般铁电陶瓷的填充量就会非常高，使得复合材料的介质损耗依然很高，而且填充量过高，加工性能就会下降。

发明内容

本发明要解决的技术问题是利用铜酞菁齐聚物作为填充材料，磺化聚芳醚酮作为基体材料，通过溶液共混的方法，制备高介电性能聚芳醚酮/金属酞菁复合材料。

本发明的高介电性能聚芳醚酮/金属酞菁复合材料，组成成分有聚芳醚酮，和铜酞菁齐聚物，聚芳醚酮和铜酞菁齐聚物的重量份数比为95～40∶5～60。

聚芳醚酮和铜酞菁齐聚物的优选的重量份数比为75～60∶25～40。

本发明基体材料可以是磺化聚芳醚酮，磺化氟酮的含量可为10％、20％、30％、40％，其结构式如下所示：

其中x/y为10/90、20/80、30/70或40/60。