[发明专利]一种静态随机访问存储器的存储单元

说明书

技术领域

本发明属于集成电路设计与制造技术，具体为静态随机访问存储器，可应用于个人、商业、金融、国防等信息安全领域，尤其适用于可信计算平台、加密、认证和智能卡等应用系统。

背景技术

静态随机访问存储器SRAM(Static Random Access Memory)由于其高速、低功耗的特点，作为保存敏感数据和私密信息的存储器，被广泛的应用于高端网络设备和便携式等消费电子产品中。通常认为SRAM具有数据易失性，天然的对各种攻击有较好的抵抗作用，因此在实际设计和应用中，就忽视了SRAM本身的安全问题，造成应用系统的安全隐患。实验证明，SRAM掉电后其存储的信息并没有完全丢失，并可以通过特殊方式读出来。

国内外学者和研究机构对SRAM的安全性问题进行了大量的研究，并取得了一定的成果。比如：1)限制敏感数据和私密信息在同一区域存储的总时间；2)把敏感数据和私密信息移到不同的SRAM区域；3)通过周期性的翻转存储对敏感数据和私密信息进行加密等。这些方法都是从存储策略和应用系统方面来增强敏感数据和私密信息的安全性，并没有根本解决SRAM数据残留问题。

SRAM依靠存储单元中的具有正反馈特性的交叉耦合反相器对所构成的锁存器存储“0”或“1”信息，所以电源电压一直要加在SRAM上，以使其存储单元能被锁存在正确的状态；掉电后，信息即丢失，因此SRAM属于挥发性存储器。

现有的典型6-管SRAM存储单元的电路如图1所示，SRAM单元包括锁存电路1和位选择电路2，具体是由两个P沟道MOS晶体管和四个N沟道MOS晶体管组成。两个PMOS管T2和T4是负载管，其源极相连，接电压V_DD。两个NMOS管T1和T3是存储管，PMOS管T2和NMOS管T1的漏极相连，接第一数据存储节点X，PMOS管T4和NMOS管T3的栅极相连，也接第一数据存储节点X。PMOS管T4和NMOS管T3的漏极相连，接第二数据存储节点X，PMOS管T2和NMOS管T1的栅极相连，也接第二数据存储节点X。数据的原信息和反信息分别存放在X和X节点。NMOS管T1和T3的源极相连，并连接到地。NMOS管T5和T6是位选择开关管，其栅极相连，接字线WL。NMOS管T5的源极接第一数据存储节点X，漏极接位线BL。NMOS管T6的源极接第二数据存储节点X，漏极接位线BL。BL和BL是一对互补的位线。

SRAM单元在保持状态时字线WL信号为低电平，T5和T6截止。若存储单元原来存储“1”，即第一数据存储节点X为高电平，相反的，第二数据存储节点X为低电平，则锁存电路1的锁存作用体现在：X的高电平使得T3导通而T4截止，从而T3处于深线性区而使X稳定的保持在低电平；X的低电平使得T2导通而T1截止，从而T2处于深线性区使X稳定的保持在高电平。当该SRAM单元进行读或写操作时，其字线WL信号为高电平，T5和T6导通，可以分别通过位线BL和BL对第一数据存储接点X和第二数据存储接点X进行读出数据或写入数据的操作。

由于SRAM数据锁存电路的第一数据存储节点X和第二数据存储节点X存在电容(包括栅电容和寄生电容)，因此数据锁存电路的数据存储节点X和X节点电容存储的电荷也真实地体现了SRAM存储的信息。SRAM在突然掉电的情况下，其位选择开关随即断开，数据锁存电路的第一数据存储节点X和第二数据存储节点X处于高阻态，这两个节点电容上的数据电荷不仅无法彻底地泄放，而且可以残留相当长时间。目前，攻击SRAM存储的机密信息的方法诸如低温冷冻、光学读取和电磁涡流等，都是通过攻击SRAM在掉电后存在数据残留这一漏洞，从而窃取SRAM存储的机密信息。也就是说，典型的6-管SRAM在掉电的情况下存在信息残留问题，给攻击者窃取SRAM储存的机密信息提供了可乘之机。

现有技术中对上述六管单元结构也有一些改进，如两个P沟道MOS晶体管和五个N沟道MOS晶体管组成的单读/写位线SRAM存储单元，或者由四个P沟道MOS晶体管和四个N沟道MOS晶体管组成的双端口SRAM存储单元。

发明内容

本发明的目的是提供一种静态随机访问存储器的存储单元，该存储器单元实现能够自动清除其存储信息，解决了SRAM的信息残留问题。

本发明提供的静态随机访问存储器存储单元，包括锁存电路和位选择电路，其特征在于：它还包括单掷开关电路，单掷开关电路的两端分别接锁存电路的第一数据存储节点和第二数据存储节点。