[发明专利]单管SONOS NOR型快速闪存存储单元的布线结构

说明书

技术领域

本发明涉及一种半导体集成电路制造器件，具体涉及一种非挥发性闪存存储器，尤其涉及一种单管SONOS NOR型快速闪存存储单元的布线结构。

背景技术

如图1所示，在1T SONOS(硅氧氮氧硅)NOR FLASH NVM(单管SONOSNOR型快速非易失性闪存)结构中的存储单元，采用矩阵阵列布局，由阵列的行(Row)和列(Column)决定每个存储单元(Cell)的地址。

如图2所示，一列同时需要引出这一列所有存储单元的位线(Bit line)和源线(source line)，在采用金属布线的时候，就需要同时在一个存储单位的CELL阵列的高X方向引出这一列(COLUMN)这两条金属线。

当选中某一个CELL的时候，需要选中这个CELL的位线(Bit line)，源线(Source line)，以及字线(Word line)。如图3所示，Word Line放置于ROW方向并由POLY(多晶硅)引出；Bit line和Source line都放置于COLUMN方向分别由两条平行的金属M1引出。

单位CELL的面积由CELL的宽度(Width)和高度(Height)乘积决定。CELL的宽度如图4所示，由CELL里面的有源区的宽度(AA width)加上它们之间的距离(space)，即得到。但是同样也等于第一层金属M1的宽度(M1 width)和其间距(space)之和。当金属M1的能够容忍的最小宽度和最小间距之和比有源区AA能够容忍的最小宽度和最小间距之和比还小的时候，整个单体CELL单位面积由金属线的设计规则决定。

发明内容

本发明要解决的技术问题是提供一种单管SONOS NOR型快速闪存存储单元的布线结构，能缩小存储单元的尺寸，并且保证存储单元能正常工作。

为解决上述技术问题，本发明提供一种单管SONOS NOR型快速闪存存储单元的布线结构，该存储单元采用矩阵阵列布局，两列存储单元共用一条源线的布线，以及两个存储单位共用一个源端。

相邻两列存储单元的源线采用一条金属线将其引出，相同行相邻的两个存储单位的源端连在一起。

在使用共用源线时，相同行相邻的两个存储单位的源端连在一起时的漏电和击穿电压应满足电路对器件的要求：击穿电压至少应该大于存储管的最低耐压，漏电流至少应该大于存储管在读取低电流情况下的最大读取电流。

所述击穿电压设置在5～10V之间，所述漏电流设置在1皮安至1微安之间。

和现有技术相比，本发明具有以下有益效果：在同样的工艺条件下，以0.13um技术为例，在0.46um²的单位CELL面积情况下，使用本发明的共用源线结构能使存储器的面积减小超过10％。

附图说明

图1是现有的单管SONOS NOR型快速非易失性闪存结构中存储单元阵列布局结构示意图；

图2是现有的单管SONOS NOR型快速非易失性闪存结构中存储单元阵列布局的布线结构示意图；

图3是现有的单管SONOS NOR型快速非易失性闪存结构中存储单元阵列布局结构所使用的版图布线示意图；

图4是现有的单管SONOS NOR型快速非易失性闪存结构中存储单元宽度和高度(面积)的示意图；

图5是本发明的一种阵列布局结构示意图；

图6是本发明的一种阵列布局结构所使用的版图布线示意图；

图7是本发明的两个选择管之间的偏置电压和漏电流的关系图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

考虑到对FLASH-NVM(快速闪存)做擦操作时，都是做BULK ERASE(全片擦除)，在擦的时候所有的源线(SOURCE LINE)都是悬空的(FLOATING)，在对FLASH-NVM进行写(PROGRAM)操作的时候，所有的SOURCE LINE则全部都是置于“零电位”，同样在进行读操作的时候所有的SOURCE LINE也全部都是置于“零电位”，参见表1。

表1