[发明专利]射频压焊块的仿真方法

说明书

技术领域

本发明涉及射频集成电路仿真分析技术，特别涉及一种射频压焊块等 效电路电学模型。

背景技术

射频压焊块是现代半导体集成电路中所涉及的器件之一。在射频集成 电路的设计中，该器件有广泛的应用。特别是，随着射频集成电路及静电 保护电路(ESD)集成度的日益提高，一些输入、输出器件被放置在压焊 块的下面(称为CUP(circuit under pad)，或者称为POC(pad on  circuit))。因此，射频压焊块对电路性能的影响变得越来越显著。在现 代集成电路的应用中，电路设计的精度往往取决于各器件的电学模型的精 度。加之射频集成电路常工作在较高的频率以上，其设计的精度对射频器 件的电学模型的精度依赖性更大。因此，射频压焊块等效电路电学模型及 模型参数提取方法是射频集成电路领域中一个重要的研发领域。然而，此 前开发的射频压焊块等效电路如图1所示，只包含射频压焊块的串联电阻 R_BP、介质层所带来的寄生电阻R_OX、介质层所带来的寄生电容C_OX、过于简 单，在射频领域的仿真精度还达不到射频集成电路设计精度的要求。

发明内容

本发明要解决的技术问题是提供一种射频压焊块等效电路电学模型， 利用该射频压焊块等效电路电学模型对射频压焊块进行仿真，仿真精度 高。

为解决上述技术问题，本发明的射频压焊块等效电路电学模型，包括 串联电阻、介质层所带来的寄生电阻、介质层所带来的寄生电容、硅衬底 所带来的寄生电阻、硅衬底所带来的寄生电容；所述介质层所带来的寄生 电阻同所述介质层所带来的寄生电容并接，所述硅衬底所带来的寄生电阻 同所述硅衬底所带来的寄生电容并接，所述介质层所带来的寄生电阻同所 述介质层所带来的寄生电容并接后一端接所述串联电阻的一端，另一端接 所述硅衬底所带来的寄生电阻同所述硅衬底所带来的寄生电容并接后的 一端；

所述串联电阻的另一端作为进行仿真的射频端口，所述硅衬底所带来 的寄生电阻同硅衬底所带来的寄生电容并接后的另一端在进行仿真时接 地。

本发明的射频压焊块等效电路电学模型，采用的射频压焊块的等效电 路完整地包括了涉及射频压焊块物理结构的各个部分对射频压焊块高频 特性的影响，因此，可直接用于射频压焊块的高频电路仿真，仿真精度高， 可方便地用来模拟射频压焊块高频的电学特性，提高了对器件电学特性的 拟合效果。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明。

图1是现有的射频压焊块等效电路；

图2是本发明的射频压焊块等效电路示意图；

图3是射频阻抗参数与不同频率点的关系数据曲线图；

图4是射频导纳参数与不同频率点的关系数据曲线图；

图5是射频散射参数与不同频率点的关系数据曲线图。

具体实施方式

本发明的射频压焊块等效电路电学模型的一实施方式，包括以下步 骤：

步骤一.确定射频压焊块等效电路电学模型。在射频集成电路工艺中 能够加以集成的射频压焊块物理结构一般由最上层厚度最厚的金属布线， 或由最后两层或三层金属布线所构成。为防止射频压焊块与底下射频集成 电路或静电保护电路之间可能存在的电磁串扰，一般紧接着射频压焊块下 面是几层介质层，再下面是半导体衬底。根据以上射频压焊块的物理结构， 确定射频压焊块等效电路电学模型，如图2所示，R_BP是射频压焊块的串 联电阻，R_OX是介质层所带来的寄生电阻，C_OX是介质层所带来的寄生电容， R_SUB是硅衬底所带来的寄生电阻，C_SUB是硅衬底所带来的寄生电容。所述 介质层所带来的寄生电阻同所述介质层所带来的寄生电容并接，所述硅衬 底所带来的寄生电阻同所述硅衬底所带来的寄生电容并接，所述介质层所 带来的寄生电阻同所述介质层所带来的寄生电容并接后一端接所述串联 电阻的一端，另一端接所述硅衬底所带来的寄生电阻同所述硅衬底所带来 的寄生电容并接后的一端；

步骤二.以上述确定的射频压焊块等效电路电学模型的串联电阻的另 一端作为射频端口，将硅衬底所带来的寄生电阻同硅衬底所带来的寄生电 容并接后的另一端接地，进行仿真。