[发明专利]地址映射方法和操作数并行的FFT处理系统

说明书

技术领域

本发明涉及FFT处理，特别是有关于蝶形运算中操作数的地址映射方法和操作数并行访问的FFT处理系统。

背景技术

FFT(快速傅立叶变换，Fast Fourier Transformation)是数字信号处理应用中最重要的算法之一，无论是频域抽取(DFT)还是时域抽取(DIT)，都可以通过消除冗余减少FFT的计算量。以DFT为例，其基本原理是：将数据序列分成两个等长的序列，将N点的DFT转换成两个N/2点的DFT，重复此过程直到将数据序列分解成N/2个2点的FFT，作为原始数据的这些点被重新整序，N/2个2点DFT取一对数据进行计算，这些输出每4个组合在一起，进行N/4个4点DFT的计算；然后适当的组合，计算8点的FFT，直到最后得到N点FFT。以上描述中，N为抽样值。

FFT处理系统在进行蝶形运算时，最基本的硬件结构包括处理器和存储器，存储器存储操作数和旋转因子。处理器自存储器抽取操作数，并对抽取的操作数进行复数乘法、累加等计算。

蝶形运算一般是多级计算，每一级要进行多次的计算，每一次计算所用的操作数一般称为一组操作数。对基4的蝶形运算，每一次运算涉及4个操作数。依次访问(读出或写入)至少需4个时钟周期，若操作数可并行访问，速度可提升4倍。但已有的地址映射方式不支持FFT处理器并行访问存储器，举例说明如下：

2048点的蝶形运算，需进行1级基2和5级基4。存储操作数的存储器由4个存储体构成。按现有的地址映射方式，存储器地址自0到2047，连续设置；4个存储体区分为0#存储体，1#存储体，2#存储体和3#存储体。基于此，0#存储体的地址是0到511，1#存储体的地址为512到1023，2#存储体的地址为1024到1535，3#存储体的地址为1536到2047。

当第一级为基2，第二级为基4时：第二级有操作数512组，每组4个，步长256。随机取该级运算中的一组操作数的地址[2，258，514，770]，其在存储器的位置如表1所示。

表1操作数地址与存储体的对应关系

  操作数地址  存储体  2  存储体0  258  存储体0  514  存储体1  770  存储体1

由表1，地址2和258在0#存储体，地址514和770在1#存储体。显然，FFT无法并行访问该4个地址中的操作数。

N点基2ⁿ的蝶形运算，存储操作数的存储器包括2ⁿ个存储体。按传统的存储器地址映射方式，存储器地址连续设置为0到N-1。2ⁿ个存储体区分为0#存储体，1#存储体，2#存储体...(2ⁿ-1)#存储体。则0#存储体地址是0到1#存储体的地址是到......，(2ⁿ-1)#存储体的地址为到