[发明专利]集成静电放电器件

说明书

技术领域

本发明涉及用于制造半导体器件的集成电路和工艺。更为具体地，本发明提供了ESD器件结合高压LDD结构以制造集成电路的方法和器件。所述本发明提供了ESD器件技术，所述ESD器件具有更低的触发电压、比现有器件对集成电路提供更有效的保护。仅仅通过实例，本发明已被应用于制造集成电路的高压I/O电路的ESD保护。但应理解，本发明具有更为广泛的应用范围。

背景技术

集成电路，即“ICs”已从一个硅单芯片上少数器件互联演变成数以百万计器件互联。目前的集成电路的性能和复杂性远远超过原先的想象。为了达到增加复杂性和电路密度(即有多少器件能够被打包在给定的芯片面积上)的目的，最小器件尺寸的大小，也称为器件“几何”，在一代代集成电路中变得更小。目前制造的半导体器件的尺寸少于四分之一微米。

增加电路密度不仅提高了集成电路的复杂性和性能，也给用户提供了较低的成本。集成电路制造工厂的成本可以高达数亿甚至数十亿美元。每个制造工厂有一定的晶圆产量，而每个晶圆上有一定数量的集成电路。因此，通过使单个器件的电路更小，每个晶圆上能制造出更多的器件，从而增加了制造工厂的集成电路产量。制造更小的器件是非常具有挑战性的，因为集成电路制造的每个工艺有一个极限。这就是说，某一特定工艺通常最低只适应某一个尺寸，在这之后无论是工艺或器件布图都必须改变。这种限制的一个例子是静电放电(ESD)保护器件，所述ESD保护器件以一种低成本和高效的方式用于集成电路制造。

近年来已经开发了利用芯片代工服务(foundry service)制造客户定制集成电路。无制造的(fabless)芯片公司经常设计客户定制集成电路。这种客户定制集成电路需要制造一套通常称为“掩模版(reticle)”的客户定制的光罩。名为中国上海半导体国际制造公司(SMIC)的芯片代工制造公司是进行代工服务的芯片公司的一个例子。尽管近年来无制造的芯片公司和代工服务已经增加，但是仍存在许多限制。例如，由于在高电压工艺中使用了深N阱和深P阱，难于制造高效的静电放电(ESD)双极结晶体管(bipolarjunction transistor，BJT)器件。构建于这些深阱中的现有ESD双极器件不能被由ESD事件引起的高电压脉冲容易地触发。包括简单的N+/P-阱或P+/N-阱二极管的现有高压ESD器件具有面积大和ESD性能不良的缺点。

图1是现有双极ESD钳制(clamp)器件的截面示图。如图所示，ESD钳制器件100包括由P型双扩散漏极(DDD)130、高压N阱120以及P型衬底110组成的双极晶体管140。为了提供器件保护，ESD双极晶体管需要在适度的电压下被触发，例如某些应用下为10-15V。然后，大电流可以在大幅度降低的电压下流过所述双极晶体管，从而避免损坏集成电路中的其他器件。在图1所示的现有ESD钳制器件中，双极晶体管140的基极宽度可以是3μm，所述宽度由图1中高压N阱区120的厚度决定。因此，为了触发双极晶体管需要非常高的电压。结果，ESD保护仅仅由双极晶体管140中的二极管结击穿所提供。当操作电压高于结击穿电压时，例如30V，ESD脉冲中结的击穿能量可能非常大，所述能量可由电压和电流的乘积(V*I)来表达。图2为现有双极ESD钳制器件在结击穿过程中的电流-电压曲线的简图。因此需要大器件以增加ESD结区来避免结烧毁。这些以及其他缺陷在本说明书特别是下文被详细描述。

综上所述，可看出需要一种加工半导体器件的改进技术。

发明内容

根据本发明一个实施例，提供了用于集成电路及其工艺的技术。更为具体地，本发明提供了ESD器件结合高压LDD结构以制造集成电路的方法和器件。本发明提供了ESD器件技术，所述ESD器件具有更低的触发电压、比现有器件对集成电路提供更有效的保护。仅仅通过实例，本发明已被应用于制造集成电路的高压I/O电路的ESD保护。但应理解，本发明具有更为广泛的应用范围。