[发明专利]集成静电放电器件

权利要求书

1.一种半导体器件，所述器件包括：

半导体衬底，包括表面区域，所述半导体衬底具有第一导电类型；

阱区，位于所述半导体衬底内，所述阱区具有第二导电类型，所述阱区还具有第一厚度；

第一轻掺杂漏极区，位于所述阱区内，所述第一轻掺杂漏极区具有第一导电类型，所述第一轻掺杂漏极区具有第二厚度；

发射极区，位于所述第一轻掺杂漏极区内，所述发射极区具有第二导电类型；

漏极区，位于所述第一轻掺杂漏极区内，所述漏极区具有第一导电类型；

第二轻掺杂漏极区，具有第一导电类型且位于所述阱区内，所述第二轻掺杂漏极区与所述第一轻掺杂漏极区之间由沟道区分开；

源极区，位于第所述二轻掺杂漏极区内，所述源极区具有第一导电类型；

栅电介质层，覆盖于所述表面区上；

栅极层，覆盖于所述栅电介质层上；以及

输出端子，耦合至所述漏极区和发射极区上；

其中，所述第一轻掺杂漏极区、阱区以及衬底与第一双极晶体管相关联，所述第一双极晶体管具有第一触发电压；

其中，所述发射极区、第一轻掺杂漏极区以及阱区与第二双极晶体管相关联，所述第二双极晶体管具有第二触发电压。

2.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底为硅基半导体衬底。

3.根据权利要求1所述的半导体器件，其特征在于，所述第一导电类型为P型、第二导电类型为N型。

4.根据权利要求1所述的半导体器件，其特征在于，所述第一导电类型为N型、第二导电类型为P型。 

5.根据权利要求1所述的半导体器件，其特征在于，所述第一厚度为3μm。

6.根据权利要求1所述的半导体器件，其特征在于，所述第二厚度为0.5-1.5μm。

7.根据权利要求1所述的半导体器件，其特征在于，所述第二厚度为第一厚度的一半。

8.根据权利要求1所述的半导体器件，其特征在于，选择所述第一厚度和第二厚度以使第一触发电压和第二触发电压低于预定电压。

9.根据权利要求8所述的半导体器件，其特征在于，所述预定电压低于30V。

10.根据权利要求8所述的半导体器件，其特征在于，所述预定电压为10V。

11.根据权利要求1所述的半导体器件，其特征在于，所述第二轻掺杂漏极区具有第三厚度，所述第三厚度小于第二厚度。

12.一种半导体器件，所述器件包括：

半导体衬底，所述半导体衬底具有第一导电类型；

阱区，形成于半导体衬底内，所述阱区具有第二导电类型，所述阱区具有第一厚度；

MOS晶体管，所述MOS晶体管包括位于阱区内的第一轻掺杂漏极区以及位于阱区内的第二轻掺杂漏极区，所述MOS晶体管还包括漏极、沟道和源极，所述漏极位于所述第一轻掺杂漏极区内、且所述源极位于所述第二轻掺杂漏极区内；

发射极区，位于第一轻掺杂漏极区内，所述发射极区具有第二导电类型，所述第一轻掺杂漏极区具有第二厚度；

第一双极晶体管，所述第一双极晶体管包括发射极区、第一轻掺杂漏极区以及阱区，所述第一双极晶体管具有第一触发电压；以及 

第二双极晶体管，所述第二双极晶体管包括第一轻掺杂漏极区、阱区以及衬底，所述第二双极晶体管具有第二触发电压。

13.根据权利要求12所述的半导体器件，其特征在于，所述半导体衬底为含硅衬底。

14.根据权利要求12所述的半导体器件，其特征在于，所述第一导电类型为P型、第二导电类型为N型。

15.根据权利要求12所述的半导体器件，其特征在于，所述第一轻掺杂漏极区的厚度约为所述阱区厚度的一半。

16.根据权利要求12所述的半导体器件，其特征在于，选择所述第一厚度和第二厚度以使第一触发电压和第二触发电压低于预定电压。

17.根据权利要求16所述的半导体器件，其特征在于，所述预定电压低于30V。

18.根据权利要求16所述的半导体器件，其特征在于，所述预定电压为10V。