[发明专利]半导体器件的制作方法

说明书

技术领域

本发明涉及一种半导体器件的制作方法。

背景技术

传统的半导体存储器的器件结构如图1所示，半导体衬底11上依次具有栅极介电层12和栅极13，所述栅极介电层12为二氧化硅或者氧化硅-氮化硅-氧化硅层等，所述栅极13为多晶硅层。在栅极介电层12两侧的半导体衬底11内形成有低掺杂源漏区14，栅极介电层12以及栅极13的两侧具有侧墙15，所述的侧墙15材料例如氧化硅等，侧墙15两侧的半导体衬底11内形成有源漏极16。17表示进行金属布线时与接触孔内连接金属接触的欧姆接触区，所述的欧姆接触区域通常是金属硅化物，例如硅化镍等。

所述的半导体存储器的制作方法为：在半导体衬底11上形成栅极介电层12和栅极13，随后以栅极13为掩膜，在栅极两侧的半导体衬底内进行离子注入，形成低掺杂源漏区14，随后，在栅极介电层12和栅极13的侧壁采用化学气相沉积法形成侧墙15，之后，再以侧墙15为掩膜，在栅极两侧的半导体衬底内进行离子注入，形成源漏极16，随后，在源漏极16以及栅极13上通过等离子体溅射工艺形成欧姆接触区17，随后，即可在所述的半导体器件上沉积层间介质层(ILD)，并可在层间介质层内形成互连结构例如插塞或者双镶嵌结构与所述的欧姆接触区互连。

随着半导体器件的尺寸进一步缩小，在所述的半导体器件的制作工艺中，由于侧墙的尺寸越来越小，在通过等离子溅射工艺形成欧姆接触区之后，在构成侧墙的绝缘材料中可能会产生所述金属的残留，当若干半导体器件形成存储器阵列时，相邻的存储器的侧墙上残留的金属之间有可能产生电连接，从而导致相邻存储器之间的漏电流产生。

发明内容

本发明解决的问题是提供一种半导体器件的制作方法，避免半导体器件的侧墙上残留的金属导致的漏电流。

为解决上述问题，本发明提供一种半导体器件的制作方法，包括如下步骤：

提供半导体衬底，半导体衬底上形成有栅极介电层和位于栅极介电层上的栅极，位于栅极介电层和栅极侧壁的侧墙，位于栅极介电层两侧的半导体衬底内的源极和漏极；在所述源极和漏极以及栅极上形成欧姆接触区；在200～300℃的温度条件下对侧墙进行等离子体溅射；湿法清洗所述的侧墙。

可选的，所述等离子体溅射的离子为氧化性离子，如氧离子。

可选的，所述等离子体溅射的时间为10～80秒。

可选的，所述湿法清洗的试剂为95％～98％的硫酸溶液。

可选的，所述欧姆接触区材料为自对准金属硅化物，所述金属硅化物为硅化钴或者硅化镍。

可选的，所述半导体衬底上还形成有位于栅极介电层和栅极侧壁并被所述侧墙包围的偏移隔离层，以及以偏移隔离层为掩膜在栅极介电层两侧的半导体衬底中形成的源极延伸区和漏极延伸区。

与现有技术相比，本发明具有以下优点：本发明提供的半导体器件的制作方法在200～300℃的温度条件下进行等离子体溅射之后，再湿法清洗所述的侧墙，可完全去除或者氧化侧墙上残留的金属，避免在半导体器件阵列之间产生漏电流。

附图说明

图1是现有技术半导体器件的结构示意图；

图2至图7为本发明具体实施方式半导体器件制作方法的各步骤结构示意图；

图8是本发明具体实施方式不同处理条件下半导体器件之间的桥接漏电流。

具体实施方式

本发明的目的在于通过后续的处理工艺去除形成欧姆接触区之后侧墙上产生的金属残留，以避免存储器阵列的相邻存储器之间产生漏电流。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明提供一种半导体器件的制作方法，包括如下步骤：提供半导体衬底，半导体衬底上形成有栅极介电层和位于栅极介电层上的栅极，位于栅极介电层和栅极侧壁的侧墙，位于栅极介电层两侧的半导体衬底内的源极和漏极；在所述源极和漏极以及栅极上形成欧姆接触区；在200～300℃的温度条件下对侧墙进行等离子体溅射；湿法清洗所述的侧墙。进一步，所述的半导体器件还包括位于栅极介电层和栅极侧壁并被所述侧墙包围的偏移隔离层，以及以偏移隔离层为掩膜在栅极介电层两侧的半导体衬底中形成的源极延伸区和漏极延伸区。

下面参考附图2至附图7对本发明的具体工艺进行详细说明，实际工艺中，是在所述的半导体衬底上形成若干半导体器件，形成半导体器件的阵列，由于所述半导体器件的结构以及形成方法都相同，为了简化，仅仅画出其中的一个半导体器件单元。