[发明专利]采用运算放大器共享的低功耗流水线模数转换器

权利要求书

1、一种采用运算放大器共享的低功耗流水线模数转换器，其特征在于由输入采样保持电路(7)，6级余量增益电路(8、9、10、11)，1级2位全并行模数转换器(12)，用于运算放大器共享的切换开关(1、2、4、5，1’、2’、4’、5’)，6个子模数转换(17、18、19、20)，6个子数模转换器(13～16)，流水线输出时钟同步电路(21)和数字校正电路(22)构成；采样保持电路(7)和6级余量增益电路依次相连，最后一级为2位全并模数转换器(12)，每级余量增益电路的输入端依次与各级子模数转换器相连，各级子模数转换器又依次分别与对应的各级子数模转换器相连，各子模数转换器均有两个阈值电压，得到2位数字输出，经过后级数据校正，从而得到实际结果；6个子模数转换器只需要3个运算放大器，连续的两级共用一个运算放大器，共产生12位需校正的数据，与最后一级2位全并行模数转换器(12)的2位输出一起经过输出时钟同步电路(21)后得到14位数据，这14位数据经过数字校正电路(22)进行数字校正，得到最后的8位量化输出。

2、根据权利要求1所述的模数转换器，其特征在于所述采样保持电路(72)由开关(23～30，35)，电容(31～34)，运算放大器(36)构成；前半时钟相位有效时，输入共模电压通过开关(25、26)与运放(36)的输入端连接，并同时连接电容(31～34)的顶极板，输出共模电压通过开关(27、28)与电容(33、34)底级板相连，输入信号通过开关(23、24)输入，将电荷存储在电容(31、32)上；开关(25、26)比开关(23、24)提早关断，使得电容(31、32)的顶极板悬空；后半时钟相位有效时，开关(23～28)断开，电容(33、34)通过导通的开关(29、30)连接到输出端，从而进行信号的保持处理。

3、根据权利要求2所述的模数转换器，其特征在于所述的开关(23、24)为栅压自举的开关，其中，NMOS管(37)的源端、NMOS管(44)的源端、NMOS管(54)的源端接地，PMOS管(39)的漏端、PMOS管(38)的漏端、PMOS管(42)的漏端、NMOS管(49)的栅端、NMOS管(49)的栅端和NMOS管(53)的漏端接正电源，NMOS管(37)的漏和PMOS管(39)的源以及电容(40)的底级板相连，NMOS管(37)的栅级、PMOS管(39)的栅极、PMOS管(43)的栅极、NMOS管(45)的栅级、NMOS管(53)的栅级与时钟输入(54)相连，NMOS管(44)的栅端、PMOS管(52)的栅端、NMOS管(48)的栅端与时钟输入(55)相连，时钟(54)和时钟((55))是两相不交叠时钟，PMOS管(42)的栅、PMOS管(38)的源和电容(40)的上极板相连，PMOS管(42)的源端、PMOS管(46)的源端及衬底和电容(41)的上极板相连，NMOS管(45)的源端、NMOS管(44)的漏端、NMOS管(47)的源端、NMOS管(50)的漏端和PMOS管(52)的源端相连，PMOS管(43)的漏端、NMOS管(45)的漏端、NMOS管(47)的漏端和PMOS管(46)的栅端相连，PMOS管(46)的漏端、NMOS管(53)的漏端、NMOS管(50)的栅端、NMOS管的栅端相连，PMOS管(52)的漏端、NMOS管(50)的源端、NMOS管(51)的漏端和输入信号相连，NMOS管(53)的源端、NMOS管(49)的源端和NMOS管(48)的漏端相连，NMOS管(51)的源端作为输出端，NMOS管(37、38、42、44、45、47、48～51、53)的衬底接地，PMOS管(39、43、52)的衬底接正电源。

4、根据权利要求2所述的模数转换器，其特征在于所述的运算放大器(3)为增益自举的折叠式共源共栅运放，由P型负载管(58、65、66)，差分输入对管(69～70)，N型负载管(61、62)，共栅管(59～60，63～64)，以及自举电路(56、57)组成，管(67)连接固定偏置电压，管(68)连接共模反馈电压，自举电路(56、57)也是折叠差分运算放大器，它通过与共删管(59、64和60、63)组成封闭反馈环路。