[发明专利]一种具有离散多晶栅结构的静电保护电路无效
申请号: | 200810035346.X | 申请日: | 2008-03-28 |
公开(公告)号: | CN101257018A | 公开(公告)日: | 2008-09-03 |
发明(设计)人: | 单毅 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L27/02 | 分类号: | H01L27/02;H01L23/60 |
代理公司: | 上海思微知识产权代理事务所 | 代理人: | 屈蘅 |
地址: | 201203上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 具有 离散 多晶 结构 静电 保护 电路 | ||
1、一种具有离散多晶栅结构的静电保护电路,所述静电保护电路用于保护CMOS集成芯片,所述静电保护电路包括具有有源区的静电放电元件,所述静电放电元件接在所述CMOS集成芯片的I/O焊盘与地之间;所述静电放电元件触发部分的有源区与所述CMOS集成芯片的I/O焊盘连接,所述静电放电元件触发部分的有源区制作在阱上,其特征在于,数个离散的多晶栅将所述与CMOS集成芯片的I/O焊盘连接的静电放电元件触发部分的有源区离散成数个MOS管,所述数个离散的多晶栅浮置。
2、如权利要求1所述具有离散多晶栅结构的静电保护电路,其特征在于,所述数个MOS管的漏区采用轻掺杂漏工艺制作,对应于MOS管轻掺杂漏区部分的阱采用与所述MOS管漏区反型的晕环注入。
3、如权利要求1所述具有离散多晶栅结构的静电保护电路,其特征在于,所述静电放电元件为长沟道的NMOS管,所述长沟道NMOS管的漏端接所述CMOS集成芯片的I/O焊盘,栅端和源端接地;所述长沟道NMOS管的漏区为所述静电放电元件触发部分的有源区,与所述CMOS集成芯片的I/O焊盘连接,制作在P阱上;所述数个离散的多晶栅将所述长沟道NMOS管的漏区离散为数个NMOS管,所述数个离散的多晶栅浮置。
4、如权利要求3所述具有离散多晶栅结构的静电保护电路,其特征在于,所述数个NMOS管的漏区采用N型轻掺杂漏工艺制作,对应于NMOS管N型轻掺杂漏区部分的P阱采用P型晕环注入。
5、如权利要求1所述具有离散多晶栅结构的静电保护电路,其特征在于,所述静电放电元件为PNPN晶闸管;所述晶闸管制作在N阱上的P端以及N阱引出端与所述CMOS集成芯片I/O焊盘连接,所述晶闸管制作在P阱上N端以及P阱引出端与地连接,所述有源区N+连接N阱和P阱;所述晶闸管NPN部分为所述晶闸管放电元件的触发部分,所述连接N阱和P阱的有源区N+为所述静电放电元件触发部分的有源区;所述数个离散的多晶栅将所述有源区N+离散为数个NMOS管,所述数个离散的多晶栅浮置。
6、如权利要求5所述具有离散多晶栅结构的静电保护电路,其特征在于,所述数个NMOS管的漏区采用N型轻轻掺杂漏工艺制作,对应于NMOS管N型轻掺杂漏区部分的P阱采用P型晕环注入。
7、如权利要求1所述具有离散多晶栅结构的静电保护电路,其特征在于,所述数个离散的多晶栅交错排列,所述数个MOS管之间形成电阻网络。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810035346.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的