[发明专利]包括硅纳米管芯的多层结构及其制作方法

说明书

技术领域

本发明涉及一种工艺方法，特别涉及一种以激光退火于富硅介电薄膜形成纳米管芯的方法。

背景技术

光电(或光伏打)元件(Photo-Voltaic Device，PV)广泛的应用于各种区域，例如太阳能电池、触控显示器、紫外光蓝光(UV-blue)侦测器、全色域光侦测器和高分辨率薄膜晶体管显示器。光伏打元件一般形成有纳米管芯(nanocrystal)，且一般采用例如硅、锗的半导体材料，依据材料的能带和量子点的量子限制效应quantum confinement effect)制作纳米管芯。美国专利公开号第20060189014号揭示光伏打元件的实施范例，本发明在此列出该项专利用以补充说明本发明的先前技术，硅纳米团簇(silicon nanocluster)的制作一般于SiO_x(x＜2)凝聚出硅纳米束，使用化学气相沉积法、射频溅射或硅注入工艺形成薄膜，此薄膜一般称为富硅的氧化硅(silicon-rich silicon oxide，SRSO)或富硅氧化物(silicon-rich oxide，SRO)。当使用化学气相沉积法或射频溅射，以高温进行退火，通常可于富硅的氧化硅中在波长590nm～750nm的范围内，得到光激发荧光(PL)的尖峰，然而，富硅氧化物(SRO)的量子效率较低，因而减少光激发荧光的强度，且降低其于光伏打元件的应用。

注入铒(Er)用以产生掺杂铒硅纳米管芯的技术亦使用于硅为基础的光源，然而，已知的注入工艺技术无法均匀的分布掺杂物，因而降低发光效率且增加成本。此外，现今界面工程的技术仍不足以使用此种注入工艺。使用Si/SiO₂超晶格结构以控制管芯尺寸会导致较慢且高温的沉积工艺，而无法兼顾硅管芯尺寸与硅纳米管芯和二氧化硅界面的控制。此元件的效能非常低，限制元件的应用，为了改进元件效率，必须在硅纳米管芯和二氧化硅界面间产生大界面区。

另外，非易失性存储器市场主要使用浮置栅极元件，根据国际半导体技术2001年发展蓝图(international technology roadmap for semiconductors2001)，浮置栅极元件遂穿氧化层的厚度在更进一步的代(generation)约只剩9nm的厚度，而缩小遂穿氧化层的厚度会由于氧化层中一个或两个缺陷，导致异常的漏电流，造成储存在非易失性存储器单元中的数据流失。缩小遂穿氧化层的厚度亦需要高的操作电压，不连续的电荷储存(discrete chargestorage)可略过上述问题，因此可针对遂穿氧化层和编程/抹除电压进行微缩。对于镶嵌技术而言，一般需要降低整合成本，其减少低电压产生的电荷泵浦(Charge pump)且避免使用浮置栅极元件的双多晶硅工艺，因此，使用分离类陷阱储存节点的非易失性存储器单元重新受到瞩目。

图16显示已知的浮置栅极非易失性存储器单元1600，其包括源极电极1602、漏极电极1606和栅极1604，反转层1612形成于p型半导体基底的源极电极1602和漏极电极1606间，绝缘层1608形成于浮置栅极1610和栅极1604间，浮置栅极1610被绝缘层1608围绕，因此储存电荷位于浮置栅极1610中。

图17显示已知的硅-氧化物-氮化物-氧化物-硅(SONOS)型非易失性存储器单元1700剖面图，其包括堆叠结构，源极电极和漏极电极(未绘示)形成于半导体基底(未标示)上，且分别接触半导体基底中的源极区1710和漏极区1720。堆叠结构包括第一氧化硅层1730作为隧穿氧化层、多晶硅层1740、第二氧化硅层1750、氮化硅层1760、第三氧化硅层1770和导电层1780作为栅极，此硅-氧化物-氮化物-氧化物-硅(SONOS)型非易失性存储器单元的工艺非常复杂，且微缩隧穿氧化层会导致异常漏电流的问题。

一般来说，富硅氮化物和富硅氧化物用作电荷能陷(charge trapping)介质，以增加于非易失性存储器单元中数据的储存时间和可靠度。然而，由于上述工艺所遇到的问题，富硅氮化物和富硅氧化物不容易和一般的工艺整合，整合硅的简单和高效率发光元件工艺中，不需要高温的预退火步骤，其工艺和传统的工艺整合的低温多晶硅薄膜晶体管(LTPS TFT)工艺对于光元件(发光元件和光侦测元件)而言是必须的。

因此，需要一技术解决上述的缺陷和问题。

发明内容