[发明专利]时钟再生电路

说明书

技术领域

本发明涉及一种时钟再生电路，其输入具有2值以上的信号电平的多值输入信号，输出与所输入的多值输入信号的周期同步的时钟信号。。

背景技术

以往，有输入2值信号、输出与该2值信号的周期同步的时钟信号的时钟再生电路的提案(例如参照专利文献1)。图1是概略地表示以往的时钟再生电路的结构的框图。在图1所示的时钟再生电路中，半比特延迟器11使输入到输入端子的2值信号延迟相当于1比特长度一半的时间，异或(XOR)电路12计算所输入的2值信号和从半比特延迟器11输出的2值延迟信号的XOR，带通滤波器(BPF)13通过从XOR电路12的输出中提取比特速率的基波成分，来再生与2值输入信号的周期同步的时钟信号。

专利文献1：日本实开平5-70044号公报(图1和说明书摘要)

上述以往的时钟再生电路，假设2值NRZ信号为输入信号，但假如向上述以往的时钟再生电路输入具有3值以上的信号电平的多值输入信号，则产生如下问题。

在具有n(n是3以上的整数)个信号电平的n值信号中，如0～1之间、1～2之间、...、(n-1)～n之间那样，存在n-1个可设定阈值的范围。如果把XOR电路12的阈值设定为上述n-1个范围之中的1个，则可检测的多值输入信号的脉冲沿，只限于跨越该设定的唯一阈值。于是，从XOR电路12输出的信号功率大幅减小，因此从BPF13输出的时钟信号的功率也减小。其结果是，如果向以往的时钟再生电路输入多值信号，则会产生时钟信号容易受外来噪声的影响、时钟信号的品质下降的问题。

发明内容

因此，本发明就是为了解决上述以往技术的问题而做出的，其目的在于提供一种能够根据多值输入信号来再生高品质的时钟信号的时钟再生电路。

本发明的时钟再生电路输入，输入具有2值以上的信号电平的规定周期的多值输入信号、输出与上述规定周期同步的时钟信号，其特征在于，具有：第1延迟器，其使上述多值输入信号延迟比上述多值输入信号的1比特长度短的时间，并输出第1多值延迟信号；第2延迟器，其使上述多值输入信号延迟上述多值输入信号的1比特长度的时间，并输出第2多值延迟信号；加法器，其将上述第2多值延迟信号和上述多值输入信号相加，并输出相加信号；衰减器，其使上述相加信号衰减，并将其作为阈值信号输出；异或电路，其输入上述多值输入信号、上述第1多值延迟信号、以及上述阈值信号，对下述2值输入信号和下述2值延迟信号进行异或运算，并将该计算结果作为异或信号输出，即，该2值输入信号在上述多值输入信号的电平小于等于上述阈值信号的电平时为逻辑0，而在上述多值输入信号的电平大于上述阈值信号的电平时为逻辑1，而该2值延迟信号在上述第1多值延迟信号的电平小于等于上述阈值信号的电平时为逻辑0，在上述第1多值延迟信号的电平大于上述阈值信号的电平时为逻辑1；以及输出频率相当于上述异或信号的比特速率的上述时钟信号的元件。

根据本发明的时钟再生电路，根据多值输入信号来适当变更异或电路的阈值，使阈值跨越多值输入信号的脉冲沿的比例增加，因此，时钟信号的振幅(功率)增大，从而可再生高品质的时钟信号。

附图说明

图1是概略地表示以往的时钟再生电路的结构的框图。

图2是概略地表示本发明的实施方式的时钟再生电路的结构的框图。

图3是表示图1所示的时钟再生电路的动作的波形图。

图4是表示向图1所示的时钟再生电路输入了4值信号的比较例的动作的波形图。

符号说明

1：半比特延迟器；2：1比特延迟器；3：加法器；4：衰减器；5：异或(XOR)电路；6：带通滤波器(BPF)。

具体实施方式

图2是概略地表示本发明的实施方式的时钟再生电路的结构的框图。如图2所示，本实施方式的时钟再生电路是：输入具有2值以上的信号电平的规定周期的多值输入信号A，输出与多值输入信号A的规定周期同步的时钟信号J的电路。本实施方式的时钟再生电路具有：作为第1延迟器的半比特延迟器1、作为第2延迟器的1比特延迟器2、加法器3、衰减器4、异或(XOR)电路5、以及带通滤波器(BPF)6。本实施方式的时钟再生电路可以使用于具有2值以上的信号电平的多值输入信号A，但尤其对信号电平为3值以上的多值输入信号A具有高品质的时钟再生功能。