[发明专利]时钟再生电路

权利要求书

1.一种时钟再生电路，输入具有2值以上的信号电平的规定周期的多值输入信号，输出与上述规定周期同步的时钟信号，其特征在于，

具有：

第1延迟器，其使上述多值输入信号延迟比上述多值输入信号的1比特长度短的时间，并输出第1多值延迟信号；

第2延迟器，其使上述多值输入信号延迟上述多值输入信号的1比特长度的时间，并输出第2多值延迟信号；

加法器，其将上述第2多值延迟信号和上述多值输入信号相加，输出相加信号；

衰减器，其衰减上述相加信号，并将其作为阈值信号而输出；

异或电路，其输入上述多值输入信号、上述第1多值延迟信号、以及上述阈值信号，对下述2值输入信号和下述2值延迟信号进行异或运算，并将该计算结果作为异或信号输出，即，该2值输入信号在上述多值输入信号的电平小于等于上述阈值信号的电平时为逻辑0，而在上述多值输入信号的电平大于上述阈值信号的电平时为逻辑1，而该2值延迟信号在上述第1多值延迟信号的电平小于等于上述阈值信号的电平时为逻辑0，在上述第1多值延迟信号的电平大于上述阈值信号的电平时为逻辑1；以及

输出频率相当于上述异或信号的比特速率的上述时钟信号的元件。

2.根据权利要求1所述的时钟再生电路，其特征在于，

上述第1延迟器使上述多值输入信号延迟上述多值输入信号的1比特长度的1/2的时间。

3.根据权利要求1或2所述的时钟再生电路，其特征在于，

上述衰减器以一定的衰减系数来衰减上述加法器的输出。

4.根据权利要求3所述的时钟再生电路，其特征在于，

上述一定的衰减系数是0.5。

5.根据权利要求1至4中任意一项所述的时钟再生电路，其特征在于，

上述时钟再生元件是带通滤波器。

6.根据权利要求1至5中任意一项所述的时钟再生电路，其特征在于，

上述多值输入信号是3值以上的信号。