[发明专利]静态随机存取存储器元件

说明书

技术领域

本发明涉及一种集成电路设计，特别是涉及一种具有不对称布局结构的存储器元件。

背景技术

图1是一典型静态随机存取存储器(Static Random Access Memory；SRAM)单元100，这常使用于电子产品的存储器元件中，例如手机、数位相机、个人数位助理以及个人电脑。此静态随机存取存储器元件100包括两交互耦合(Cross-coupled)的反相器102与104。反相器102至少包括一上拉p型金属氧化半导体(PMOS)电晶体106与一下拉n型金属氧化半导体(NMOS)电晶体108。反相器104至少包括一上拉p型金氧半导体电晶体110与一下拉n型金氧半导体电晶体112。PMOS电晶体106与110的源极耦合至一电源供应端Vcc。NMOS电晶体108与112的源极接地或耦合至与电源供应端互补的一电压端Vss。PMOS电晶体106与NMOS电晶体108的栅极互相耦接于一节点114，再耦接PMOS电晶体110与NMOS电晶体112的漏极。PMOS电晶体110与NMOS电晶体112的栅极互相耦接于一节点116，再耦接PMOS电晶体106与NMOS电晶体108的漏极。一第一通过栅电晶体(Pass GateTransistor)118耦接于节点114与一位元线BL之间，一第二通过栅电晶体120耦接于节点116与一互补位元线BLB之间。交互耦合的反相器102与104作为一栓锁，可在节点114与节点116分别储存一数值及其补数。

图2是图1中的静态随机存取存储器元件的一布局结构200。一第一n型掺杂区202与一第二n型掺杂区208形成于一半导体基材中的p型阱上。一第一p型掺杂区204与一第二p型掺杂区206形成于半导体基材上。一栅极导电层210形成于第一n型掺杂区202之上，并沿其横向覆盖第一n型掺杂区202。一栅极导电层212形成于第一n型掺杂区202与第一p型掺杂区204之上，并沿其横向覆盖第一n型掺杂区202与第一p型掺杂区204。相似地，一栅极导电层216形成于第二n型掺杂区208之上，并沿其横向覆盖第二n型掺杂区208。一栅极导电层214形成于第二n型掺杂区208与第二p型掺杂区206之上，并沿其横向覆盖第二n型掺杂区208与第二p型掺杂区206。栅极导电层210与其下方的第一n型掺杂区202可作为一通过栅电晶体PG(Pass Gate Transistor)。栅极导电层212与其下方的第一n型掺杂区202与第一p型掺杂区204可分别作为一下拉电晶体PD与一上拉电晶体PU。下拉电晶体PD的源极的一接触窗218、通过栅电晶体PG的漏极的一接触窗222以及通过栅电晶体PG的源极的一接触窗220形成于第一n型掺杂区202上，并由栅极导电层210与栅极导电层212分隔。

当半导体工艺技术进步时，静态随机存取存储器元件100的布局结构200的尺寸会变得越来越小。因此，栅极导电层210与通过栅电晶体PG的源极的接触窗220也会变得越来越近。这造成栅极导电层210与接触窗220特别易受桥效应(Bridging Effect)影响，这是起因于两者间的空隙不足。这种桥效应可能会引起漏电流。举例而言，因为工艺不同，栅极导电层210可能会向下朝接触窗220移动。所以，会因为栅极导电层210与接触窗220间的接近而产生漏电流。

因此，所需要的是一存储器元件，具有改善的布局结构，可帮助减少通过栅电晶体PG的栅极与源极间的漏电流。

发明内容

本发明的主要目的在于，克服现有的静态随机存取存储器元件存在的缺陷，而提供一种新型结构的静态随机存取存储器元件，所要解决的技术问题是使其具有改善的布局结构，可帮助减少通过栅电晶体的栅极与源极间的漏电流，从而更加适于实用。

本发明的另一目的在于，提供一种新型结构的静态随机存取存储器元件，所要解决的技术问题是使其具有不对称布局结构，可减少栅极导电层与源极接触窗间的漏电流，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种静态随机存取存储器元件，其至少包括：一第一反相器；一第二反相器与该第一反相器交互耦合；一第一通过栅电晶体，连接该第一反相器至一位元线；以及一第二通过栅电晶体，连接该第二反相器至一互补位元线；其中，该第一通过栅电晶体或该第二通过栅电晶体具有一布局结构，其栅极导电层与其源极接触窗间的一第一距离不同于其栅极导电层与其漏极接触窗间的一第二距离，以增进该静态随机存取存储器元件的稳定性。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。