[发明专利]形成一半导体元件的方法

说明书

技术领域

本发明涉及一种半导体元件，特别是涉及一种金属-氧化物-半导体场效应电晶体(metal-oxide-semiconductor field-effect transistor)及其制造方法。

背景技术

数十年来，借由缩小金属-氧化物-半导体场效应电晶体的尺寸，包含缩短栅极长度及栅极氧化物厚度，可用以增进金属-氧化物-半导体场效应电晶体的速度及效能，并提高集成电路的密度，及降低成本。为了进一步提升电晶体的效能，在制造金属-氧化物-半导体场效应电晶体时，将应变通道设置于部分半导体基板。应变通道用于P通道金属-氧化物-半导体场效应电晶体或N通道金属-氧化物-半导体场效应电晶体，可增加载子迁移率，使其效能增加。一般而言，由N通道金属-氧化物-半导体场效应电晶体的源极至漏极的方向引出一拉张应力，可增加电子迁移率。另一方面，由P通道金属-氧化物-半导体场效应电晶体的源极至漏极的方向引出一压缩应力，可增加电洞迁移率。有数种方法可在电晶体的通道区域引出应力。

其中一种方法，在硅基板上方形成一应力层，像是硅锗(silicongermanium)，借此引出应力。由于此硅基板及其上覆的硅锗具有不同的晶格结构，而产生一应力层，使得电晶体的通道区域产生一应力。

上述的方法，会在硅锗层上形成一硅覆盖层，用以防止氧化锗形成及有助于形成一栅极氧化物。然而，此硅覆盖层的工艺相当难以控制，再者，在栅极氧化物的工艺中仍会产生硅锗氧化物(silicon germanium oxide)，此硅锗氧化物通常有高介面能态密度(interface state density；Dit)及本体缺陷(bulk trap)，使得电晶体的效能低落。

基于上述原因，需要一种在通道区域引出应力的方法，借此提高电晶体的效能。

发明内容

本发明的主要目的在于，克服现有的方法存在的缺陷，而提供一种新的形成一半导体元件的方法，所要解决的技术问题是使其形成一种具有应变通道区域的半导体元件。借此，在通道区域引出应力以提高半导体元件 的效能，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成一半导体元件的方法，该方法包含：提供一基板；形成一栅极介电质于该基板上；形成一栅极电极于该栅极介电质上；沿着该栅极电极的外边，形成第一组间隔物；在该第一组间隔物形成以后，弄凹该基板于该栅极电极的反面的下方，借此形成一凹部；磊晶成长一磊晶层于该凹部中；将该第一组间隔物移除；形成轻掺杂漏极；沿着该栅极电极的外边，形成第二组间隔物；以及形成重掺杂源极/漏极区域。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的方法，其中所述的凹部有一深度为600埃至800埃。

前述的方法，其中所述的磊晶成长的步骤包含：

磊晶成长该磊晶层于该栅极介电质的一较低的面的上方。

前述的方法，还包含：

掺杂一第一传导类型的多个离子于该磊晶层的一第一部分中；以及

掺杂一第二传导类型的多个离子于该磊晶层的一第二部分中；

其中该第一传导类型不同于该第二传导类型。

前述的方法，其中所述的第一部分再被掺杂。

前述的方法，其还包含：

掺杂于该磊晶层的一较高的部分，未掺杂于该磊晶层的一较低的部分其下伏于该较高的部分。

前述的方法，其中所述的弄凹的步骤包含：

执行一非等向性蚀刻；以及

执行一侧面等向性蚀刻。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种形成一半导体元件的方法，该方法包含：提供一基板；形成一栅极堆叠于该基板上，并沿着该栅极堆叠的外边形成间隔物；形成一凹部于该栅极堆叠的一面的下方，借此于该栅极堆叠下方的该基板有一凸起面；形成一磊晶层于该凹部中，该磊晶层基本上填充至该栅极堆叠下方的该凹部；在该磊晶层形成以后，将该间隔物移除；以及在该间隔物移除以后，形成一源极区域及一漏极区域于该磊晶层中且于该栅极堆叠的反面上。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的方法，其中所述的栅极堆叠包含：

一栅极介电质；以及

一栅极电极；

其中该磊晶层延伸于该栅极介电质的一较低的面的上方。

前述的方法，还包含：

掺杂一第一传导类型的多个离子于该磊晶层的一第一部分中；以及