[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，尤其涉及一种适用于具有电容元件的半导体装置的有效技术。

背景技术

在半导体基板上形成MISFET(Metal Insulation Semiconductor Field EffectTransistor，金属绝缘半导体场效应晶体管)或电容器等，并利用配线将各元件之间加以连接，由此而制造各种半导体装置。

日本专利特开2006-49486号公报(专利文献1)中记载着如下技术：在硅基板上形成由第一金属膜、第一绝缘膜、第一电极所组成的第一MIM(Metal insulator metal，金属-绝缘体-金属)电容和由第二金属膜、第二绝缘膜和第二电极所组成的第二MIM电容，且将所述两个MIM电容并联连接。

日本专利特开2006-128164号公报(专利文献2)中记载着如下技术：使交替配置有在第一方向上延伸的第一电极配线和在第一方向上延伸的第二电极配线的第一层、与交替配置有在第二方向上延伸的第一电极配线和在第二方向上延伸的第二电极配线的第二层交替地积层，且在第一电极与第二电极之间形成电容器。

日本专利特开2006-186156号公报(专利文献3)中记载着如下技术：在作为电磁噪声源的输入输出单元之间配置电源间电容元件形成区域，并在所述电源间电容元件形成区域上形成MISFET元件，将由所述MISFET元件的栅极电极、栅极绝缘膜和半导体基板所构成的栅极电容元件用作电源间电容元件。

日本专利特开2005-72233号公报(专利文献4)中记载着如下技术：在由两层多晶硅层和夹在所述两层多晶硅层之间的绝缘膜所构成的电容元件的正上方，将利用导线的线间电容的电容元件以与所述电容元件电性绝缘的方式而设置。

【专利文献1】

日本专利特开2006-49486号公报

【专利文献2】

日本专利特开2006-128164号公报

【专利文献3】

日本专利特开2006-186156号公报

【专利文献4】

日本专利特开2005-72233号公报

发明内容

[发明所欲解决的问题]

根据本发明者的研究而了解如下内容。

近年来，一直要求半导体装置的小面积化(平面尺寸的缩小)。为了实现半导体装置的小面积化，有效的方法是缩小形成在半导体基板上的各元件的尺寸。

另一方面，电容元件可利用隔着绝缘膜(介电膜)而相对的电极来形成，电容值与电极面积成比例。因此，为了实现电容元件的大容量化，一般的方法是增大所述电容元件的面积。然而，此方法会使所述电容元件形成区域的面积增大，从而导致半导体装置的面积增大。因此，为了能在较小的平面区域上形成较大电容值的电容元件，期望实现电容元件的大容量化和半导体装置的小面积化此两者的并存。

本发明的目的在于提供一种可使具有电容元件的半导体装置实现小面积化的技术。

本发明的另一目的在于提供一种能使电容元件的大容量化和半导体装置的小面积化此两者并存的技术。

本发明的所述目的及其他目的和新颖的特征可根据本说明书的记述和附图而明确了解。

[解决问题的技术手段]

对本申请案所揭示的发明中代表性内容概要的简单说明如下所述。

本发明是将种类彼此不同的多个电容元件堆积配置在半导体基板上且并联连接着。

而且，本发明是将特性彼此不同的多个电容元件堆积配置在半导体基板上且并联连接着。

[发明的效果]

对本申请案所揭示的发明中代表性发明所取得的效果的简单说明如下所述。

可使具有电容元件的半导体装置实现小面积化。

而且，可实现电容元件的大容量化和半导体装置的小面积化此两者的并存。

附图说明

图1是本发明的实施方式1的半导体装置的主要部分电路图。

图2是本发明的实施方式1的半导体装置的主要部分截面图。

图3是本发明的实施方式1的半导体装置的主要部分截面图。

图4是本发明的实施方式1的半导体装置的主要部分截面图。

图5是本发明的实施方式1的半导体装置的主要部分平面图。

图6是本发明的实施方式1的半导体装置的主要部分平面图。

图7是本发明的实施方式1的半导体装置的主要部分平面图。

图8是本发明的实施方式1的半导体装置的主要部分平面图。

图9是本发明的实施方式1的半导体装置的主要部分平面图。

图10是本发明的实施方式1的半导体装置的主要部分平面图。