[发明专利]集成电路与放电电路

说明书

技术领域

本发明是有关于一种放电电路，特别是有关于一种快闪存储器的放电电路。 

背景技术

快闪存储器近年来被大量使用在极大型集成电路(ultra large scaleintegration，ULSI)中。快闪存储器为一种非易失性存储器(nonvolatilememory)，非易失性存储器的特性在于，当没有电源供应时也能够长久地保持数据，其存储特性相当于硬碟，而在非易失性存储器中，由于快闪存储器又具有高速度、高元件密度、系统中可重新程序化(in-system reprogramability)...等特性，因此快闪存储器成为各类可携带型数字设备的存储介质的基础。一般高速的六晶体管静态随机存取存储器(6T SRAM)单一存储器单元需要六个晶体管来完成，而高速的动态随机存取存储器(DRAM)也需要四个以上的元件面积，相对地，快闪存储器只需要单一元件即可代表单一存储器单元，具有极高的元件密度。此外，由于快闪存储器使用堆叠式浮动金属氧化物半导体场效晶体管(stacked-gate MOSFET)的元件结构，使得快闪存储器同时具有简便的工艺技术的特性。因此，快闪存储器无论是作为可携带型数字设备的储存介质，或是大量数字数据储存介质等方面都是理想的选择，尤其是在行动电话的语音处理以及数字个人助理的影音数据等方面的应用更受到青睐。 

快闪存储器可分成NAND快闪存储器(NAND flash)与NOR快闪存储器(NOR flash)。NAND快闪存储器的存储单元采用串列结构，存储单元的读写是以页和块为单位来进行，其中一页包含若干位组，若干页则组成储存块，NAND快闪存储器的存储块大小为8到32KB，这种结构最大的优点在于存储器容量可以做得很大，于是超过512MB容量的NAND产品相当普遍，并且NAND快闪存储器的成本较低，使得NAND快闪存储器可普遍地被使用。NOR快闪存储器的存储单元则采用并列结构，因此NOR快闪存储器的输入/输出埠比NAND快闪存储器多，于是由于NOR快闪存储器的平行传输模式使得其读取速度比NAND快闪存储器快。NAND快闪存储器目前被广泛用于移动存储、数码相机、MP3播放器、掌上电脑等新兴数字设备中。 

图1是显示快闪存储器装置10的剖面图，图中标号P_sub代表基底、标号P_well与LV_P_well代表P阱区、标号N_well代表N阱区，快闪存储器装置10包括存储器单元与选择晶体管。快闪存储器装置10包含许多电压线，这些电压线提供电压用以执行存储器的操作，其中标号WL为字线，标号BL为耦接于存储器单元与选择晶体管之间的位线，标号SL为耦接至存储器单元的选择线，标号VPW为耦接至存储器单元P阱区的阱区电压线，标号YBL为耦接至选择晶体管的栅极的电压线，而标号Virpwr为耦接至选择晶体管的电压线。 

图2是显示传统技术中快闪存储器装置执行抹除操作时各电压线的电压位准图。从图2中可看出，在时间区间A时，一外部电压源(图1中未示)供应一抹除电压Verase至电压线VPW，以提供一高电压至P阱区，使得被写入数据的浮动栅(显示于图1中的FG)的电子可如图1中所示的虚线箭头方向被吸回P阱区，藉此抹除被写入快闪存储器装置10的数据，以上所述的动作即为用以抹除存储器储存数据的F-N隧道效应(F-N tunneling)。而在时间区间A中，选择线SL、位线BL、以及电压线YBL与Virpwr皆为浮接(floating)的状态，因此会被耦合至小于VPW电压位准的电压值。例如，如图中所示，当供应20V的抹除电压至VPW时，SL、BL、YBL与Virpwr的电压会被耦合至小于20V的电压，用以维持快闪存储器适当地操作。当存储器中的数据完成抹除后，各电压线上的电压在时间区间B开始放电，然而由于存储器中各元件的放电速度不一致，因此可能会由于残存电压不同，使得PN介面会导通，因而产生大电流，导致快闪存储器元件受损。 

因此，需要一种改良的放电电路，用以适当地控制各电压线的放电过程，使得各电压线可同时执行放电，并且达到所需的稳定电压值。 

发明内容