[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及一种在一个基板上集成了振子等机械要素部件、传感器、致动器、电子电路等的MEMS(Micro Electric Mechanical System：微机电系统)器件等半导体器件的制造方法。

背景技术

作为以往的半导体器件的制造方法，有以下方法(例如，参考专利文献1)：在除去成膜于振子周围的牺牲膜之后，利用CVD(ChemicalVapor Deposition：化学气相生长法)来形成氧化膜，由此密封该振子的上部。上述振子为配置在基板上的构造体(机械要素部件)。

专利文献1：美国专利第5188983号说明书

但是，在上述的以往技术中，存在如下问题，即：当利用CVD进行密封时，因为使用550℃以上的高温，所以，该密封工序之前的构造必须为能耐高温的构造，而不能使用铝等熔点低的物质。

另外，被密封的中空部分最好是高真空，但是，在使用CVD时有难以实现高真空的问题。

并且，当利用CVD进行密封时，存在如下问题，即：由于中空的内部的振子的周围也被成膜(专利文献1：图14)，所以有改变振子的特性的可能性。

发明内容

本发明以解决上述问题为课题。

因此，本发明特征在于，具有如下工序：利用牺牲膜覆盖形成于半导体基板上的可动构造体的工序；利用第一密封部件覆盖上述牺牲膜的工序；在上述第一密封部件上形成通孔的工序；通过上述通孔除去上述牺牲膜，在上述构造体和上述第一密封部件之间形成空间的工序；利用溅射法在上述第一密封部件上进行流动性高的第二密封部件的成膜，密封上述通孔的工序。

这样，本发明可取得如下效果：不会对被密封的构造体施加高温，可以使用由熔点低的材料形成的构造体。

另外，可得到能使被密封的空间为高真空的效果。

并且，不会在构造体上进行密封部件的成膜，从而可得到不改变构造体的特性的效果。

附图说明

图1是密封实施例中的构造体而得到的半导体器件的剖视图。

图2是实施例中的半导体器件的制造方法的每个工序的剖视图。

图3是实施例中的半导体器件的俯视图。

图4是实施例中的被密封的通孔的剖视图。

符号说明

1：半导体基板，2：电极，3：可动构造体，4：牺牲膜，5：第一密封部件，6：通孔，7：TiN膜，8：第二密封部件，9：硅氮化膜，21：狭缝部，23：中空区域，31：开口部

具体实施方式

以下，参考附图对本发明的半导体器件的制造方法的实施例进行说明。

(实施例)

图1是密封实施例中的构造体而得到的半导体器件的剖视图。

在图1中，1为半导体基板，具有未图示的晶体管和多层布线。

2为电极，是利用多晶硅或锗化硅(SiGe)等在半导体基板1上形成的。

3为可动构造体，是以单臂梁构造或双臂梁构造等形成在半导体基板1上的。该可动构造体3，例如为振子，高度为1～5μm左右。

另外，在本发明中，对电极2和可动构造体3的形状等不作特别限定，哪种形状等都可以，可以适当地选择。

5是第一密封部件，7是TiN(氮化钛)层，此外，8是第二密封部件，是以覆盖形成于半导体基板1上的电极2以及可动构造体3的方式形成的，将电极2和可动构造体3密封在其与半导体基板1之间的空间内。

第一密封部件5为了在其与半导体基板1之间形成空间而设置了通孔，第二密封部件8通过堵住该通孔，将电极2和可动构造体3密封于在其与半导体基板1之间形成的空间内。

该第一密封部件5，例如用硅氧化膜构成，第二密封部件8利用流动(flow)性高的材料，例如，铝或铝合金构成。

9是硅氮化膜，以覆盖第一密封部件5和第二密封部件8的方式成膜，上述第一密封部件5和第二密封部件8在它们与半导体基板1之间形成空间。

根据本发明的半导体器件，在第一密封部件5和第二密封部件8与半导体基板1之间形成有空间，即中空区域。上述第一密封部件5和第二密封部件8是以覆盖形成于半导体基板1上的电极2和可动构造体3的方式形成的。

接下来，基于图2的实施例中的半导体器件的制造方法的每个工序的剖视图(a)～(i)对半导体器件的制造方法进行说明。

首先，如图2(a)所示，在半导体基板1上形成电极2，利用单臂梁构造或双臂梁构造形成可动构造体3。

在这里，为了形成梁构造的可动构造体3，作为牺牲层4，例如，使用锗(Ge)层。