[发明专利]偏压一多阶单元存储器的方法

说明书

技术领域

本发明一般是有关于电子可编程与可擦除存储器，并尤其有关于对一电荷捕捉存储阵列进行编程与擦除的方法。

背景技术

电子可编程与可擦除非易失性存储技术，奠基于电荷捕捉结构，称为电子可擦除可编程只读存储器(EEPROM)与闪存，目前是被使用于多种现代应用中。闪存是以一存储单元阵列而设计，每一存储单元可以独立地被编程与读取。在闪存中的感测放大器是用以决定储存在非易失性存储器中的数据数值或数值。在一典型感测结构中，穿过存储单元而被感测的电流，是在一电流感测放大器中与一参考电流比较。

在EEPROM与闪存中，是使用了多个存储单元结构。随着集成电路的体积缩小，研发能量是投注于以电荷捕捉介电层为基础的存储单元结构，因其工艺具有可缩小性以及简单性。以电荷捕捉介电层为基础的存储单元结构，包括N位存储单元结构。此存储单元结构是由将电荷捕捉于一电荷捕捉介电层(例如氮化硅)中而储存数据。随着负电荷被捕捉，存储单元的阈值电压会增加。存储单元的阈值电压是由从电荷捕捉层中移除负电荷而降低。

N位装置使用了相当厚的底氧化物层以防止电荷流失，例如大于3纳米，且典型地大约为5至9纳米。在擦除该存储单元时，是使用带至带穿隧诱发热空穴注入(BTBTHH)技术，而产生直接穿隧。然而，热空穴注入会导致氧化物的损伤，造成在高阈值电压存储单元中的电荷流失、以及在低阈值电压存储单元中的电荷增益。此外，在编程与擦除循环之中，擦除时间必须逐渐增加，因为在电荷捕捉结构中所累积的电荷会变得难以擦除。此电荷累积是由于空穴注入点与电子注入点彼此并不重叠，而在每一次擦除脉冲之后仍会残留电子。此外，在一N位快闪存储装置的区块擦除时，由于工艺的不同(例如通道长度的不同)会导致每一存储单元的擦除速度并不相同。此擦除速度的不同会造成擦除状态的大范围Vt分布，其中某些存储单元变得难以擦除，而某些存储单元则过度擦除。因此，目标阈值电压Vt工作窗在许多次的编程与擦除循环之后会几乎关闭，而得到不佳的耐久性。随着技术尺寸一再缩小，此问题会更形严重。

已知的浮动栅极装置，是在一导电浮动栅极中储存一位的电荷。N位装置具有多个存储单元，每一N位存储单元提供二位快闪存储单元而可以储存电荷于一氧化物-氮化物-氧化物(ONO)介电层中。在一典型的N位存储单元结构中，一氮化物层是用做为一捕捉材料，其是夹置于一顶氧化物层与一底氧化物层之间。此ONO层结构有效地代替了在浮动栅极装置中的栅极介电层。在ONO介电层的氮化物层中的电荷，可以储存在N位存储单元的左侧或右侧。

已知的编程与擦除技术应用了通道热电子方法以进行编程，并以带至带穿隧诱发热空穴方法进行擦除。较佳地，是可以提供更有效的方法以进行非易失性存储单元的编程与擦除。

发明内容

本发明所述的方法，是为对多阶单元(MLC)存储装置进行双侧偏压(DSB)方法，此存储装置包括一与非(NAND)阵列其包括多个电荷捕捉存储单元。一存储装置是以双侧偏压电子注入(EI)技术进行编程，并以双侧偏压空穴注入(HI)技术进行擦除。每一电荷捕捉存储单元包括了2n个逻辑状态，包括四个二位(或多阶单元)状态如00逻辑状态、01逻辑状态、10逻辑状态与11逻辑状态。此存储装置可以利用可变双侧偏压(Vd/Vs)或一可变栅极偏压Vg，而以双侧偏压多阶单元编程方法进行编程。

在一第一双侧偏压多阶单元编程方法中，是施加不同的DSB电压值至不同的逻辑状态，而栅极电压则维持恒定。举例而言，在此存储阵列的每一电荷捕捉存储单元中，是施加10伏特的栅极电压Vg至其栅极。在逻辑00状态，一电荷捕捉存储单元的源极区域与阳极区域是同时施加偏压(亦即双侧偏压)，以一源极电压Vs提供5伏特至其源极区域、一漏极电压Vd提供5伏特至其漏极区域，做为第一偏压安排。在逻辑01状态，一电荷捕捉存储单元的源极与漏极区域是同时施加偏压，以一源极电压Vs提供4.5伏特至其源极区域、一漏极电压Vd提供4.5伏特至其漏极区域，做为第二偏压安排。在逻辑10状态，一电荷捕捉存储单元的源极与漏极区域是同时施加偏压，以一源极电压Vs提供4伏特至其源极区域、一漏极电压Vd提供4伏特至其漏极区域，做为第三偏压安排。在逻辑11状态，此电荷捕捉存储单元并未被编程，而以0伏特为源极电压、以0伏特为漏极电压。