[发明专利]低功率差动信号传输装置

说明书

技术领域

本发明涉及一种差动信号传输装置，且特别是有关于一种低功率 的差动信号传输装置。

背景技术

为了提升电子元件的敏锐度以及节省消耗功率，采用差动输入将 可以使得微小的振幅被放大，利用振幅的大小可以将信息隐藏于此振 幅，并当作信息信号传送出去。传统的差动信号传输器在电源电压 (VDD)大于2.5V时可正常地操作，但当电源电压小于2V(例如在 0.18-μm工艺使用1.8V)时会因为VDD方向的冗余空间(headroom) 不够而导致失效。这是由于PMOS晶体管开关的有限导通电阻 (on-resistance)所造成。有限导通电阻会造成晶体管上的跨压而消耗 掉冗余空间，因此需要较高的电源电压才能让差动信号传输装置正常 的操作。

如图1所示，图1绘示传统差动信号传输装置的电路图。此装置 10包括电流源11、13、反相器开关电路12与阻抗14，其中，反相器 开关电路12具有两个输出端点OUTP与OUTN，电流源11耦接于反 相器开关电路12，反相器开关电路12耦接于电流源13，阻抗14的两 端分别耦接于反相器开关电路12的输出端点OUTP与OUTN。

反相器电路12包括晶体管120、121、123与124，晶体管120与 123是PMOS晶体管，晶体管121与124则是NMOS晶体管。晶体管 120与121耦接，形成第一反相器；晶体管123与124耦接，形成第二 反相器。第一反相器接收第一输入电压VINP，第二反相器接收第二输 入电压VINN。电流源11与13分别受控于偏压信号BP与BN，并分 别提供电流给反相器开关电路12。

当第一输入电压VINP为高电平，而第二输入电压VINN为低电 平时，晶体管123与121导通，而晶体管120与124截止，因此电流 会从晶体管123流到阻抗14，再流到晶体管121，而输出端点OUTP 与OUTN所形成的差动电压信号便等于流经阻抗14的电流乘上阻抗 14的电阻值，此时，输出端点OUTP与OUTN的电压差值为正值。

当第一输入电压VINP为低电平，而第二输入电压VINN为高电 平时，晶体管120与124导通，而晶体管121与123截止，因此电流 会从晶体管120流到阻抗14，再流到晶体管124，而输出端点OUTP 与OUTN所形成的差动电压信号便等于流经阻抗14的电流乘上阻抗 14的电阻值，此时，输出端点OUTP与OUTN的电压差值为负值。

如同前面所述，传统的差动信号传输装置10在电源电压(VDD) 大于2.5V时可正常地操作，但当电源电压小于2V时有可能会因为 VDD方向的冗余空间不够而导致此差动信号传输装置失效。因此，为 了克服此一问题，美国专利US2004/0150434提供了一种差动信号传输 装置，此装置较图1的装置10少了电流源，因此，冗余空间可以被减 少。美国专利US2004/0150434所提供的差动信号传输装置主要是利用 参考电流控制电路产生晶体管开关的栅极电压，当要导通晶体管开关 时则将其栅极耦合至栅极电压，若要截止晶体管开关时则将其PMOS 晶体管的栅极电压拉至VDD或是将NMOS晶体管的栅极电压拉至 GND(接地点)。

请参照图2，图2绘示了美国专利US2004/0150434所提供的一种 差动信号传输装置20的电路图。此装置20包括开关控制电路21、参 考电流控制电路30、开关电路22、差动信号输出电路23、电阻25与 差动放大器24。其中，开关电路22耦接于参考电流控制电路30与开 关控制电路21，差动信号输出电路23耦接于开关电路22，电阻25的 两端分别耦接于差动信号输出电路23的两个输出端，差动放大器24 的两个输入端分别耦接于电阻的两端。

开关控制电路21用以提供开关控制信号S1与S2，参考电流控制 电路30用以产生第一参考电压V1与第二参考电压V2，开关电路根据 开关控制信号S1与S2于在其相接的电阻25的两端产生跨压，差动放 大器24将电阻25的两端的跨压放大。