[发明专利]在半导体器件中形成硬掩模图案的方法

权利要求书

1.一种在半导体器件中形成硬掩模图案的方法，所述方法包括：

在半导体衬底上形成待蚀刻层；

在所述待蚀刻层上形成第一硬掩模图案；

在包括所述第一硬掩模图案的所述待蚀刻层上形成分隔层；

在所述第一硬掩模图案之间的间隔中形成硬掩模层；和

除去形成在所述第一硬掩模图案的上表面和侧壁上的所述分隔层，以形成包括所述分隔层和所述硬掩模层的第二硬掩模图案。

2.权利要求1的方法，其中通过顺序地层叠非晶碳层和氧氮化硅(SiON)层形成所述待蚀刻层。

3.权利要求1的方法，其中所述第一硬掩模图案包括多晶硅层、氮化物层或氧化物层。

4.权利要求1的方法，其中形成所述第一硬掩模图案，使得所述图案的临界尺寸与所述图案之间的距离之比是约1∶3。

5.权利要求1的方法，其中所述分隔层包含碳基聚合物。

6.权利要求1的方法，其中所述硬掩模层包括含有硅(Si)成分的多功能硬掩模层。

7.权利要求6的方法，其中所述硬掩模层包含相对于总重量的15～50重量％的硅(Si)成分。

8.权利要求1的方法，其中形成所述硬掩模层包括：

在包括所述分隔层的所得结构上形成所述硬掩模层；和

实施回蚀刻工艺以暴露所述分隔层的上部。

9.一种在半导体器件中形成硬掩模图案的方法，所述方法包括：

在半导体衬底上形成第一硬掩模图案；

在包括所述第一硬掩模图案的所得结构上形成分隔层，使得所述分隔层不完全地填充所述第一硬掩模图案之间的间隔；

形成第二硬掩模图案，每个所述第二硬掩模图案形成在所述第一硬掩模图案之间的间隔中；和

除去所述暴露的分隔层以暴露所述半导体衬底。

10.权利要求9的方法，其中形成所述第一硬掩模图案，使得所述第一硬掩模图案的临界尺寸基本上与所述分隔层的厚度相同。

11.权利要求9的方法，其中所述第一硬掩模图案包括多晶硅层、氮化物层或氧化物层。

12.权利要求9的方法，其中形成所述第一硬掩模图案，使得所述图案的临界尺寸与所述图案之间的距离之比是约1∶3。

13.权利要求9的方法，其中所述分隔层包含碳基聚合物。

14.权利要求9的方法，其中所述第二硬掩模图案包括含有硅(Si)成分的多功能硬掩模层。

15.权利要求14的方法，其中所述第二硬掩模图案包含相对于总重量的15～50重量％的硅(Si)成分。

16.权利要求9的方法，其中形成所述第二硬掩模图案包括：

在包括所述分隔层的所得结构上形成所述第二硬掩模图案；和

实施回蚀刻工艺以暴露所述分隔层的上部。

17.一种在半导体器件中形成硬掩模图案的方法，所述方法包括：

在半导体衬底上形成第一硬掩模图案，其中所述第一硬掩模图案的线宽小于在所述第一硬掩模图案之间形成的间隔；

在所述半导体衬底和第一硬掩模图案上形成分隔层，其中所述分隔层形成为具有基本上均匀的厚度，使得所述分隔层不完全地填充在所述第一硬掩模图案之间形成的间隔；

在所述分隔层上形成硬掩模层，其中所述硬掩模层填充在形成于所述第一硬掩模图案之间的间隔中；

蚀刻所述硬掩模层以暴露所述分隔层的上表面，其中所述第二硬掩模图案形成在所述第一硬掩模图案之间的间隔中；和

除去所述暴露的分隔层以暴露所述半导体衬底。

18.权利要求17的方法，其中形成所述第一硬掩模图案，使得所述第一硬掩模图案的临界尺寸基本上与所述分隔层的厚度相同。

19.权利要求17的方法，其中所述第一硬掩模图案包括多晶硅层、氮化物层或氧化物层。

20.如权利要求17的方法，其中形成所述第一硬掩模图案，使得所述图案的临界尺寸与所述图案之间的距离之比是约1∶3。

21.如权利要求17的方法，其中所述分隔层包含碳基聚合物。