[发明专利]多晶粒封装及其方法

权利要求书

1.一多晶粒封装结构，其特征在于：所述多晶粒封装结构，其包含：

一基板其具有一晶粒容纳凹槽形成于此基板之上表面且一通孔结构贯通形成，其中具一导线电路具终端接点形成于此通孔结构之下；

一第一晶粒放置于此晶粒容纳凹槽内；

一第一介电层形成于此第一晶粒与此基板之上；

一第一重布传导层(RDL)形成于此第一介电层之上，其中第一RDL藉由此通孔结构接合此第一晶粒与此终端接点；

一第二介电层形成于此第一RDL之上；

一第二晶粒；

一第三介电层形成于此第二晶粒之下；

一第二重布传导层(RDL)形成于此第三介电层之下，于此第二重布传导层RDL接合此第二晶粒；

一第四介电层形成于此第二重布传导层RDL之下；

导电凸块形成于第一晶粒与第二晶粒间，以接合此第一重布传导层RDL与此第二重布传导层RDL。

2.根据权利要求1所述的多晶粒封装结构，其特征在于：其中此第一介电层包含一弹性介电层。

3.根据权利要求1所述的多晶粒封装结构，其特征在于：进一步包含一围阻材料形成于此第二晶粒之周围。

4.一多晶粒封装，其特征在于：所述多晶粒封装，其包含：

一基板其至少具有两晶粒容纳凹槽形成于此基板上表面以容纳至少两晶粒且通孔结构形成于其间贯通，其中导线电路具有终端接点形成于此通孔结构之下；

一第一晶粒与第二晶粒放置于此分开之至少两晶粒容纳凹槽；

一第一介电层形成于此第一晶粒，第二晶粒与此基板之上，一第一重布导电层RDL形成于此第一介电层之上，其中此第一RDL藉由此通孔结构为接合此第一晶粒、第二晶粒与终端接点；

一第二介电层形成于此第一RDL之上；

一第三晶粒；

一第三介电层形成于此第三晶粒之下；

一第二重布导电层(RDL)形成于此第三介电层之下，其中此第二RDL接合此第三晶粒；

一第四介电层形成于此第二RDL之下；

导电凸块形成于此第一晶粒与此第三晶粒以接合此第一RDL与第二RDL。

5.根据权利要求4所述的多晶粒封装，其特征在于：进一步包含至少一被动组件黏着并连接于此第一RDL之接点。

6.根据权利要求4所述的多晶粒封装，其特征在于：进一步包含一围阻材料形成于此第三晶粒之周围。

7.一形成半导体元间封装之方法，其特征在于：所述形成半导体元间封装之方法，其包含：

提供一基板其具有晶粒容纳凹槽形成于此基板之上表面，且一通孔结构形成贯通其中，于此通孔之下，其中具有终端接点之导线电路；

于工具上至少重布一第一晶粒，藉由精密取放对位系统使具有所欲之线宽；

涂布黏着材料至少于此第一晶粒之背面；

黏着此基板至此晶粒背面，且此晶粒放置于此基板之此凹槽上，且藉由此工具分开形成板材晶圆；

涂布一第一介电层至少于此第一晶粒与此基板，并且将之填充入此凹槽中晶粒边缘与侧壁间隙；

形成一第一RDL于此第一介电层之上；

形成一第二介电层于此第一RDL之上，以作为露出接触点；

施行一第二晶粒；

形成一第三介电层于此第二晶粒之下；

形成一第二RDL于此第三介电层之下；

形成一第四介电层于此第二RDL之下，以作为保护此第二RDL并露出第二第二接点；且

形成一导电凸块于此第一晶粒与此第二晶粒之间，以连接此第一RDL之此第一接点与此第二RDL之第二接点。

8.根据权利要求7所述的形成半导体元间封装之方法，其特征在于：进一步包含一围阻材料形成于此第二晶粒之周围。

9.根据权利要求7所述的形成半导体元间封装之方法，其特征在于：其中此第二晶粒由晶圆尺寸级封装制成(WLP)并具有增层(RDL)，且焊料凸块/球极于晶粒之上方表面，接着利用覆晶黏着方式黏着此第二晶粒(WLP-CSP)于基材晶圆制程上，以回焊焊料凸块/球极以接合此第一RDL之第一接点以及此第二RDL之第二接点。