[发明专利]晶体管器件和制造这一晶体管器件的方法

说明书

技术领域

本发明涉及一种晶体管器件。

本发明此外还涉及一种制造晶体管器件的方法。

背景技术

FinFET(＝鳍式场效应晶体管)可以提供恰当的驱动电流并且可以避免限制FET性能的所谓短沟道效应。

US6413802公开了一种使用传统平面MOSFET技术制造的FinFET器件。该器件是在叠摞在绝缘层(例如，SIMOX)上的硅层中制造的，该器件象鱼鳍那样从绝缘层上伸出。在沟道的两侧上方提供了双栅极，以提供增强的驱动电流并且有效地抑制短沟道效应。在源极和漏极之间提供了多个沟道，以增大电流容量。可以将两个晶体管叠摞成鳍状，以提供具有共享栅极的CMOS晶体管对。

Bhuwelka，K.N.等人在2005年发表的《Scaling the VerticalTunnel FET With Tunnel Bandgap Modulation and Gate WorkfunctionEngineering》(IEEE Transactions on Electron Devices，卷52，第5期，第909到917页)公开了一种包括选通p-i-n二极管的垂直场效应晶体管(FET)，该选通p-i-n二极管表现重度掺杂源极到固有沟道的栅控带间隧道效应。

这些常规系统可能不太适合在保持适当性能的同时进行大规模集成。

发明内容

本发明的一个目的是提供一种晶体管器件，该晶体管器件适合于大规模集成，同时使该器件的性能保持在高层次上。

为了实现这个目的，提供了按照独立权利要求的一种晶体管器件和一种制造晶体管器件的方法。

按照本发明的示范性实施方式，提供了一种晶体管器件，晶体管器件包括：衬底；在衬底上沿着水平方向成一条直线的鳍；鳍中的第一种电导类型的第一源极/漏极区域；鳍中的第二种电导类型的第二源极/漏极区域，其中第一种电导类型不同于第二种电导类型；在鳍中介于第一源极/漏极区域与第二源极/漏极区域之间的沟道区域；沟道区域之上的栅极绝缘体；和在栅极绝缘体上的栅极结构，其中第一源极/漏极区域、沟道区域和第二源极/漏极区域的序列沿着水平方向成一条直线。

按照本发明的另一种示范性实施方式，提供了一种制造晶体管器件的方法，该方法包括：在衬底上沿着水平方向使鳍成一条直线；在鳍中形成第一种电导类型的第一源极/漏极区域；在鳍中形成第二种电导类型的第二源极/漏极区域，其中第一种电导类型不同于第二种电导类型；在鳍中在第一源极/漏极区域与第二源极/漏极区域之间形成沟道区域；在沟道区域之上形成栅极绝缘体；在栅极绝缘体上形成栅极结构；和形成要沿着水平方向成一条直线的第一源极/漏极区域、沟道区域和第二源极/漏极区域的序列。

在本申请的上下文中，术语“鳍”可以具体表示一种带状结构，该带状结构可以基本上沿着一个方向延伸，并且该带状结构可以位于衬底(例如半导体衬底，尤其是硅衬底)的平坦表面上或者平行于这样的表面。这样的鳍可以是一个长方形结构，该长方形结构沿着一个维度的延伸明显大于沿着两个剩余维度的延伸。

术语“衬底上的水平方向”可以表示处于(平坦)衬底的表面平面内的延伸方向。

术语“第一电导类型”和“第二电导类型”可以表示N型掺杂区域和P型掺杂区域，或者反过来。N型掺杂可以是通过注入诸如砷化三氢之类的VI族(group-VI)材料获得的，而P型掺杂可以是通过使用诸如铝之类的III族材料进行离子注入来获得的。

术语“源极/漏极区域”可以表示与沟道邻接的区域，该区域可以是掺杂的和/或作为源极或作为漏极操作的。

“不同电导”可以表示不同的掺杂浓度和/或不同的掺杂类型(即N型掺杂和P型掺杂)。不同的电导类型可以包括由不同载荷子(即电子和空穴)的传导。

本发明的示范性实施方式具体基于下列认识：与TFET(＝隧道场效应晶体管)相结合的FinFET结构非常适合于大规模集成，因为一方面鳍结构能够在减小短沟道效应的同时实现小占用面积。使用多鳍结构可以实现更高的驱动电流。TFET在鳍器件中结合可以意味着，如果没有施加栅极偏压，则该器件包含反偏二极管。这样，静态漏泄电流可以非常低，这在高度集成的器件中是非常合适的。TFET还可以拥有非常好的短沟道性能。而且，FinFET结构可以允许容易地提供具有双栅函数的器件。这可以实现N型和P型TFET较为容易地集成到一个单独的鳍中。这可以实现每个晶体管占用面积的进一步减小。

按照本发明的示范性实施方式的器件的优点在于，它可以适合于需要在不危害晶体管的性能优点的同时减小每个单个晶体管的芯片占用面积的大规模集成。