[发明专利]晶体管器件和制造这一晶体管器件的方法

权利要求书

1.一种晶体管器件(10)，该晶体管器件(10)包括

衬底(11，14)；

在衬底(11，14)上沿着水平方向延伸的鳍(3，3A)；

第一种电导类型的源极区域(4)；

第二种电导类型的漏极区域(5)，其中第一种电导类型不同于第二种电导类型；

源极区域(4)和漏极区域(5)通过鳍连接；

鳍(3，3A)中介于源极区域(4)与漏极区域(5)之间的沟道区域(33)；

沟道区域(33)上的栅极绝缘体(6)；

栅极绝缘体(6)上的栅极结构(7，8)；

其中，在水平方向上，沟道区域(33)在源极区域(4)和漏极区域(5)之间延伸；

其中，栅极结构(7，8)是双栅极结构；

其中，双栅极结构包括至少部分沿着栅极绝缘体(6)的第一垂直表面定位的第一栅极部分(7)，并且包括至少部分沿着栅极绝缘体(6)的第二垂直表面定位的第二栅极部分(8)；

其中，第一栅极部分(7)的材料的功函数适合于提供N型隧道场效应晶体管的特性，并且第二栅极部分(8)的材料的功函数适合于提供P型隧道场效应晶体管的特性。

2.按照权利要求1所述的晶体管器件(10)，其中第一种电导类型与第二种电导类型相反。

3.按照权利要求1所述的晶体管器件(10)，适合于作为半导体晶体管器件。

4.按照权利要求3所述的晶体管器件(10)，适合于作为CMOS晶体管器件。

5.按照权利要求1所述的晶体管器件(10)，其中第一栅极部分(7)的材料不同于第二栅极部分(8)的材料。

6.按照权利要求1所述的晶体管器件(10)，其中由第一栅极部分(7)和第二栅极部分(8)组成的组中的至少一个是部分沿着栅极绝缘体(6)的水平表面定位的。

7.按照权利要求1所述的晶体管器件(10)，其中沟道区域(33)是制成鳍(3，3A)的半导体材料的本征部分。

8.按照权利要求1所述的晶体管器件(10)，形成为由逻辑电路和存储电路组成的组中的一个。

9.按照权利要求1所述的晶体管器件(10)，其中源极区域(4)和漏极区域(5)在水平方向上位于同一个高度层。

10.按照权利要求1所述的晶体管器件(10)，其中沟道区域(33)、源极区域(4)和漏极区域(5)沿着水平方向横向相邻。

11.一种制造晶体管器件(10)的方法，该方法包括：

在衬底(11，14)上形成沿着水平方向延伸的鳍(3，3A)；

形成第一种电导类型的源极区域(4)；

形成第二种电导类型的漏极区域(5)，其中第一种电导类型不同于第二种电导类型；

源极区域(4)和漏极区域(5)通过鳍连接；

在鳍(3，3A)中在源极区域(4)与漏极区域(5)之间形成沟道区域(33)；

在沟道区域(33)上形成栅极绝缘体(6)；

在栅极绝缘体(6)上形成栅极结构(7，8)；

形成要沿着水平方向成一条直线的源极区域(4)、沟道区域(33)和漏极区域(5)；

其中，栅极结构(7，8)的第一栅极部分(7)是通过进行第一定向沉积处理至少部分沿着栅极绝缘体(6)的第一垂直表面延伸来有选择地形成的，和/或栅极结构(7，8)的第二栅极部分(8)是通过进行第二定向沉积处理至少部分沿着栅极绝缘体(6)的第二垂直表面延伸来有选择地形成的；

其中，第一栅极部分(7)的材料的功函数适合于提供N型隧道场效应晶体管的特性，并且第二栅极部分(8)的材料的功函数适合于提供P型隧道场效应晶体管的特性。

12.按照权利要求11所述的方法，其中晶体管器件(10)是基于绝缘体上硅衬底(11，14，13)来制造的。

13.按照权利要求11所述的方法，其中源极区域(4)是在用第一掩模层(M1)覆盖漏极区域(5)的同时通过用第一种电导类型的掺杂剂对鳍(3，3A)的相应部分进行掺杂来形成的，和/或漏极区域(5)是在用第二掩模层(M2)覆盖源极区域(4)的同时通过用第二种电导类型的掺杂剂对鳍(3，3A)的相应部分进行掺杂来形成的。