[发明专利]蚀刻到含氧化硅材料中的方法、形成容器电容器的方法和形成动态随机存取存储器（DRAM）阵列的方法

说明书

技术领域

本发明涉及蚀刻到含氧化硅材料中的方法、形成容器电容器的方法和形成DRAM阵列的方法

背景技术

半导体处理常可包括蚀刻到含氧化硅材料中或蚀刻穿含氧化硅材料。含氧化硅材料可以是未经掺杂的(且因此可由二氧化硅(SiO₂)组成)，或可以是经掺杂的(且因此可包含(例如)硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)和氟硅酸盐玻璃(FSG)中的一者或一者以上)。

蚀刻含氧化硅材料的一实例应用是电容器容器开口的形成。图1到图3说明用于在含氧化硅材料内形成电容器容器开口的常规方法。

参看图1，其展示处于初步处理阶段的半导体构造10。构造10包含基底半导体材料12，所述基底半导体材料12具有由此支撑的多个晶体管14、16和18。所述基底半导体材料可包含任何合适的半导体组合物或组合物的组合；且可(例如)包含轻微地背景掺杂有适当的掺杂剂的单晶硅、基本上由所述单晶硅组成，或由所述单晶硅组成。所述基底可为单晶硅晶片的一部分。

可将基底12视为半导体衬底或半导体衬底的一部分。为辅助解释所附权利要求书，将术语“半导电衬底”和“半导体衬底”定义为表示包含半导电材料的任何构造，包括(但不限于)大块半导电材料(例如，半导电晶片(单独或以上面包含其它材料的组合件的形式))和半导电材料层(单独或以包含其它材料的组合件的形式)。术语“衬底”指代任何支撑结构，包括(但不限于)上文所描述的半导电衬底。

晶体管14、16和18分别包含栅极24、26和28。这些栅极包括堆叠，所述堆叠包含栅极电介质30、导电栅极材料32和电绝缘盖34。导电栅极材料可包含金属(例如，钛或钨)、金属化合物(例如，金属硅化物或金属氮化物)以及经导电掺杂的半导体材料(例如，经导电掺杂的硅)中的一者或一者以上。栅极电介质可包含二氧化硅。绝缘盖可包含氮化硅、二氧化硅和氮氧化硅中的一者或一者以上。

电绝缘侧壁间隔物36是沿栅极的侧壁的。这些侧壁间隔物可为二氧化硅、氮化硅和氮氧化硅中的一者或一者以上。

晶体管14、16和18包含源极/漏极区40、42、44、46和48。晶体管14和16是成对的，且共用一共同源极/漏极区42。晶体管18可为另一成对晶体管组的一部分，使得源极/漏极区48也是共用的源极/漏极区。源极/漏极区44和46由于其间所提供的隔离区45而彼此电隔离。所述隔离区被填充有绝缘材料，例如二氧化硅和氮化硅中的一者或两者；且可对应于浅沟槽隔离区。

最终，共用的源极/漏极区42和48可连接到位线，且其余的源极/漏极区40、44和46可连接到电容器。因此，晶体管14、16和18可并入动态随机存取存储器(DRAM)阵列中。

含氧化硅材料50可位于晶体管14、16和18之上。含氧化硅材料可包含如图所示的单个均质体，或可包含多个层。含氧化硅材料的主要部分可由经掺杂的氧化物(例如BPSG、PSG或FSG)中的一者或一者以上组成；且在某些应用中，含氧化硅材料50全部可由一种或一种以上经掺杂的氧化物组成。在某些应用中，含氧化硅材料50的至少一部分可由二氧化硅组成。举例来说，含氧化硅材料50的下部可为二氧化硅层，且含氧化硅材料50的其余部分可为一种或一种以上经掺杂的氧化物。

经图案化的掩模52形成于材料50上。经图案化的掩模具有延伸穿过其中的多个开口54、56和58。经图案化的掩模可包含含碳材料、基本上由含碳材料组成，或由含碳材料组成，所述含碳材料例如是透明碳、非晶碳和/或光致抗蚀剂。

参看图2，开口54、56和58延伸穿过含氧化硅材料50，分别到达源极/漏极区40、44和46。通过利用C₄F₈(以约60标准立方厘米/分钟(sccm)流动)、氩(以约1100sccm流动)、氧(以约25sccm流动)和C₄F₆(以约2sccm流动)的蚀刻，来使开口延伸穿过含氧化硅材料。可在约30毫托的压力下，利用处于约60兆赫的约2100瓦特的等离子体功率以及处于约2兆赫的约3500瓦特的衬底偏压来进行此蚀刻。

如上文所描述的蚀刻的问题在于，其可能在开口56和58内产生所示的弯曲，所述弯曲产生加宽的区60和62。此加宽的区使其间的侧壁变薄，使得开口56和68在位置63处接触或几乎接触。而且，所述蚀刻可导致开口内的所谓的“扭曲”，使得开口的内部周边看似沿着开口的垂直长度而扭曲。