[发明专利]具有金属电极的半导体器件的形成及其结构

说明书

技术领域

本发明涉及半导体器件，更具体地涉及具有金属电极的半 导体器件。

背景技术

栅电极与接触之间的寄生栅电容会不期望地降低器件速 度。可以通过减小栅电极的厚度减小寄生栅电容。通常的栅电极包括 多晶硅以及形成于多晶硅上方的硅化物。如果多晶硅的厚度减小得过 多，多晶硅会在硅化工艺中被消耗掉。这会不期望地导致栅电极仅为 硅化物。这样，硅化物会与下层的栅电介质相接触，从而导致不期望 的阈值电压。因此，存在对在硅化物不与下层栅电介质接触的前提下 能减小栅电极与接触间的电容的工艺的需求。

附图说明

通过示例对本发明进行说明，但本发明不仅限于附图；附 图中，相似的附图标记表示相似的元件。图中元件仅为简化和清晰之 目的给出，并非按比例画出，其中：

图1表示了本发明的一个实施方式的半导体器件的截面 图，包括半导体衬底、栅电介质、金属电极、第一牺牲层和第二牺牲 层。

图2表示了本发明的一个实施方式中在栅电介质、金属电 极、第一牺牲层、第二牺牲层中形成图案之后的图1的截面图。

图3表示了本发明的一个实施方式中形成隔离部件和源漏 区域之后的图2的截面图。

图4表示了本发明的一个实施方式中去除第二牺牲层之后 的图3的截面图。

图5表示了本发明的一个实施方式中去除第一牺牲层之后 的图4的截面图。

图6表示了本发明的一个实施方式中形成电介质层和接触 之后的图5的截面图。

具体实施方式

在一个实施方式中，第二牺牲层(例如氮化物层)形成于 第一牺牲层(例如多晶硅层)上方，所述第一牺牲层形成在金属电极 上方。第二牺牲层可以在图案化和硅化期间保护多晶硅层，第一牺牲 层可以在源漏区域的注入期间保护下方的金属电极。在一个实施方式 中，在形成层间电介质层和接触之前去除第二牺牲层和第一牺牲层。 在接触形成期间，可以对电极直接形成接触，与此相对，在栅电极上 形成硅化物。在一个实施方式中，仅形成第一牺牲层。牺牲层也可称 为虚设层。本领域一般技术人员会理解，在本实施方式中，栅叠层无 需包括硅化物。此外，第一牺牲层(可以是多晶硅)在随后的工艺中 去除，而不像在典型的金属栅工艺中那样多晶硅残留在最终的器件 中。此外，在一个实施方式中，当存在第一牺牲层和第二牺牲层—— 如果有的话，形成间隔件，使得间隔件的高度大于金属电极的高度， 而不像典型的金属栅工艺流程那样，间隔件的高度与包括金属层、多 晶硅层和硅化物层的电极的组合电极高度相当。

图1表示了根据本发明一个实施方式的半导体器件10的 截面图，包括半导体衬底12、栅电介质14、金属电极16、第一牺牲 层18和第二牺牲层20。此处所述的半导体衬底12可以是任何半导体 材料或材料的组合，诸如砷化镓、硅锗、绝缘体上硅(SOI)、硅、 单晶硅等，或者上述材料的组合。栅电介质14形成于半导体衬底12 上方，并且可以是任何适合的电介质，诸如二氧化硅或者具有高介电 常数的电介质，诸如(绝缘)金属氧化物(例如氧化铪)等，或上述 材料的组合。(具有高介电常数的材料的介电常数大于二氧化硅的介 电常数。)在一个实施方式中，栅电介质层的厚度为约5～约50埃； 而在一个实施方式中为约20埃厚。金属电极16形成于栅电介质14 的上方，并且在一个实施方式中与栅电介质14相接触。金属电极16 可以是任何导电材料，包括诸如导电金属氧化物、合金、或者含金属 的材料。在一个实施方式中，金属电极16为碳化钽，碳化钽当暴露 于磷酸时其受到的刻蚀最小。在进一步说明之后会理解，希望金属电 极16是抗磷酸的，因为这种化学试剂可能用于去除第一或者第二牺 牲层18和20。在一个实施方式中，金属电极16的度为约20～约200 埃，更具体地为约100埃厚。