[发明专利]减少组件的数模解码器和方法

说明书

技术领域

本发明涉及数模(D/A)转换器，更具体地涉及使用P- 型和N-型解码器的数/模解码器，其可用于LCD/LED或类似显示阵 列的驱动器。

背景技术

D/A转换器/解码器在现代电子学中具有广泛的应用。通 常，D/A转换器提供对于数字输入的模拟输出。

例如，现代显示器中的显示元件形成为发光元件的二维 阵列，该发光元件统称为液晶、发光二极管(LED)、有机发光二 极管(OLED)、等离子电池等，表面传到电子发射显示器(SED)。 发光元件布置为二维阵列。每个元件表示阵列中的一个像素，并且 可包括一个或多个有效组件。例如彩色液晶显示器(LCD)通常在 每个像素包括至少三个晶体，每个晶体表示这个像素的一种色彩组 成。这三个晶体与背景光一起形成可用显示任何颜色像素的发光元 件。

由于每个显示器由大量独立的显示元件制成，因此需要 适当的驱动电路。由于每个显示元件通常形成有三个彩色发光组 件，所以驱动电路通常对于每个像素包括三个独立的驱动元件。驱 动电路通常包括多个D/A转换器，其每个包括数字解码器，用于输 出合适的模拟驱动电压或电流以驱动单独的显示元件。通常的D/A 解码器使用大量的晶体管开关形成从而提供根据待解码的的数字 值选择的输出模拟电压。一个这样的设计使用互补金属氧化物半导 体(CMOS)开关，要求每个开关至少有两个晶体管。

因为新的显示器比传统的CRT显示器轻薄得多，所以它 们可以小型化并且可以成为各种电子设备(包括电视、计算机监视 器)和便携设备(如数字媒体播放器、移动电话、个人数字助理、 MP3播放器等)的一部分。在这种设备中，需要减少晶体管的数量， 因为减少晶体管数量可以减少功率消耗。

更一般地，这种具有更少集成电路的集成电路和功能模 块的制造消耗更少的能源并且占据更小的空间。

因此，需要具有更少组件的数模解码器。

发明内容

按照本发明一个方面，使用P-型和N-型晶体管开关而不 是传统的COMS开关形成n位D/A解码器。每个P-型和N-型开关可由 比用于形成CMOS开关更少数量的晶体管形成，由此减少总的晶体 管数量。

在一个实施例中，n位D/A解码器包括：使用P-型晶体管 (如p沟金属氧化物硅晶体管(PMOS))形成的n-1位解码器，以提 供高于第一门限的输出电压；以及由N-型晶体管(如n沟金属氧化 物硅晶体管(NMOS))形成的n-1位解码器，提供低于第二门限的 输出电压。该第二门限可以高于第一门限。该PMOS和NMOS解码 器提供有n-1位解码器输入。由该解码器其余位控制的开关选择是否 将PMOS或者NMOS解码器的输出作为这个解码器的输出。该 NMOS和PMOS解码器的模拟输入选择为低于以及高于这些门限， 从而只需要PMOS开关和NMOS开关用来分别形成该PMOS和 NMOS解码器。对比CMOS开关，晶体管显著减少。

可选地，待解码的n位输入可以调节(即操作)以确保产 生高于第二门限的模拟电压的数字值由该PMOS解码器解码以及产 生低于第一门限的模拟电压的数字值由该PMOS解码器解码。在该 第二和门限之间的电压由该NMOS或PMOS解码器解码。在一个实 施例中，对于任何数字输入，D/A解码器在时钟的交替周期中输出 高于第一门限的值和低于第二门限的值。反相器在这个时钟的每个 交替周期调节输入数字数据。可选地，在每个交替周期提供不同(但 是类似极性)模拟电压至该D/A解码器。

按照本发明一方面，提供了一种将n位数字输入信号转换 为模拟输出信号的方法，包括：根据所述n位数字输入信号，使用 多个p-型晶体管开关从模拟电压中选择高于第一门限的第一模拟电 压；根据所述n位数字输入信号，使用多个n-型晶体管开关从模拟电 压选择低于第二门限的第二模拟电压，该第二门限高于所述第一门 限；根据所述n位数字输入信号，选择该第一模拟电压和所述第二 模拟电压之一作为所述模拟输出。