[发明专利]减少组件的数模解码器和方法

权利要求书

1.一种将n位数字输入信号转换为模拟输出信号的方法，包括： 

根据所述n位数字输入信号，使用多个p-型晶体管开关从高于第一门限的模拟电压中选择第一模拟电压，每个所述p-型晶体管开关使用单个PMOS晶体管形成； 

根据所述n位数字输入信号，使用多个n-型晶体管开关从低于第二门限的模拟电压中选择第二模拟电压，所述第二门限高于所述第一门限，每个所述n-型晶体管开关使用单个NMOS晶体管形成； 

根据所述n位数字输入信号，选择所述第一模拟电压和所述第二模拟电压之一作为所述模拟输出信号； 

其中，进一步包括根据时钟信号，定期改变所述高于所述第一门限的模拟电压以及所述低于所述第二门限的模拟电压。 

2.根据权利要求1所述的方法，其中所述第一模拟电压和所述第二模拟电压每个使用所述n位数字输入信号的n-1位选择。 

3.根据权利要求2所述的方法，其中所述第一模拟电压和所述第二模拟电压之一使用所述n位数字输入信号的一位选择。 

4.根据权利要求1所述的方法，其中所述高于所述第一门限的模拟电压和所述低于所述第二门限的模拟电压使用分压器提供，其中施加到所述分压器的电压根据所述时钟信号变化。 

5.根据权利要求4所述的方法，其中所述模拟输出信号驱动显示器的一个元件。 

6.一种将数字值转换为模拟输出信号的方法，包括： 

将所述数字值接收为n位； 

使用由多个PMOS晶体管开关形成的n-1位PMOS解码器接收高于门限电压的模拟电压并解码n-1个所述位以提供数值高于所述门限电压的模拟PMOS解码器输出信号，每个所述PMOS晶体管开关使用单个PMOS晶体管形成； 

使用由多个NMOS晶体管开关形成的n-1位NMOS解码器接收低于所述门限电压的模拟电压并解码n-1个所述位以提供数值低于所述门限电压的NMOS解码器输出信号，每个所述NMOS晶体管开关使用单个NMOS晶体管形成； 

选择所述NMOS解码器输出信号和所述PMOS解码器输出信号之一以提供所述模拟输出信号； 

其中，进一步包括根据时钟信号，定期改变所述高于所述门限电压的模拟电压以及所述低于所述门限电压的模拟电压。 

7.一种数模解码器，包括： 

接收n位数字输入的n个输入； 

由多个PMOS晶体管开关形成的n-1位PMOS解码器，以接收高于门限电压的模拟电压并解码n-1位所述数字输入以提供数值高于所述门限电压的模拟PMOS解码器输出信号，每个所述PMOS晶体管开关使用单个PMOS晶体管形成； 

由多个NMOS晶体管开关形成的n-1位NMOS解码器，以接收低于所述门限电压的模拟电压并解码n-1位所述数字输入以提供数值低于所述门限电压的模拟NMOS解码器输 出信号，每个所述NMOS晶体管开关使用单个NMOS晶体管形成； 

选择器，选择所述NMOS解码器输出信号和所述PMOS解码器输出信号之一以提供模拟输出信号； 

其中，根据时钟信号，定期改变所述高于所述门限电压的模拟电压以及所述低于所述门限电压的模拟电压。 

8.根据权利要求7所述的数模解码器，其中所述n-1位PMOS解码器包括2ⁿ-2个PMOS晶体管开关，其中所述n-1位NMOS解码器包括2ⁿ-2个NMOS晶体管开关。 

9.根据权利要求7或权利要求8所述的数模解码器，其中所述选择器形成为PMOS晶体管和NMOS晶体管开关。 

10.根据权利要求9所述的数模解码器，其中所述n-1位NMOS解码器包括控制输入以关闭所述n-1位NMOS解码器，以及其中所述n-1位PMOS解码器包括控制输入以关闭所述n-1位PMOS解码器。 

11.根据权利要求10所述的数模解码器，其中所述控制输入由所述n个输入之一控制以关闭所述NMOS解码器和所述PMOS解码器中不提供所述模拟输出信号的那个。