[发明专利]双倍数据速率系统

权利要求书

1.一种集成电路，其包含：

相位锁定环PLL，其经配置以基于参考信号产生至少一个时钟信号；

延迟锁定环DLL，其经配置以接收所述时钟信号，并确定若干延迟元 件对应于所指定相位的偏移；

用以产生指示延迟元件的数目的信号的电路；

另一DLL，其经配置以基于所述时钟信号和指示延迟元件的数目的信 号而产生偏移时钟信号。

2.根据权利要求1所述的集成电路，其中所述PLL经配置以产生多个时 钟信号，所述至少一个时钟信号是所述多个时钟信号中的一者。

3.根据权利要求2所述的集成电路，其中所述PLL是金属可编程的，以 用于产生关于不同频率的时钟信号。

4.根据权利要求2所述的集成电路，其中所述DLL和所述另一DLL每一 者均具有延迟元件的延迟链，且用于所述另一DLL的所述延迟链的所 述延迟元件与所述DLL的所述延迟链的所述延迟元件具有已知的延迟 关系。

5.根据权利要求2所述的集成电路，其中所述DLL和所述另一DLL每一 者均具有延迟元件的延迟链，且所述DLL的所述延迟链和所述另一 DLL的所述延迟链是相同的。

6.根据权利要求4所述的集成电路，其中所述DLL具有相关联的电压调 节电路，所述DLL的相关联的电压调节电路将经调节的电压提供给所 述DLL的所述延迟链。

7.根据权利要求6所述的集成电路，其中所述另一DLL具有相关联的电 压调节电路，所述另一DLL的所述相关联的电压调节电路接收提供给 所述DLL的所述延迟链的经调节的电压的指示，并基于提供给所述 DLL的所述延迟链的经调节的电压的所述指示，而将经调节的电压提供 给所述另一DLL的所述延迟链。

8.根据权利要求7所述的集成电路，其中所述DLL包含主要DLL，且所 述另一DLL包含从属DLL。

9.根据权利要求8所述的集成电路，其进一步包含多个从属DLL，所述从 属DLL是所述多个从属DLL中的一者。

10.根据权利要求9所述的集成电路，其中所述从属DLL被配置成接近所 述集成电路的I/O垫。

11.根据权利要求10所述的集成电路，其中所述从属DLL被配置成所述集 成电路的所述I/O垫的一部分。

12.根据权利要求10所述的集成电路，其进一步包含仲裁层电路、应用层 电路和存储器接口电路。

13.根据权利要求12所述的集成电路，其中所述从属DLL是所述存储器接 口电路的一部分。

14.根据权利要求13所述的集成电路，其中所述存储器接口电路包括多个 选通垫，所述选通垫中的每一者为存储器提供至少一个选通信号。

15.根据权利要求14所述的集成电路，其中每一选通垫具有至少一个相关 联的从属DLL。

16.根据权利要求15所述的集成电路，其中每一选通垫具有用于由所述选 通垫提供的每一选通信号的一相关联的从属DLL。

17.根据权利要求16所述的集成电路，其中所述存储器接口电路进一步包 括多个数据库接口电路，其中每一选通垫具有一相关联的数据库电路。

18.根据权利要求1所述的集成电路，其中所述偏移时钟信号与所述时钟信 号具有90度的相位偏移。