[发明专利]具有由衬底沟槽中的间隔物形成的浮动栅极的非易失性存储器单元的阵列

说明书

技术领域

本发明大体上涉及非易失性快闪存储器系统，且更明确地说，涉及一种形成利用衬底沟槽来减小阵列的总体大小的存储器单元的阵列的结构和工艺。 

背景技术

如今有许多商业上成功的非易失性存储器产品在使用，尤其是小形状因数卡的形式的非易失性存储器产品，其使用快闪EEPROM(电可擦除且可编程只读存储器)单元的阵列。通常使用具有NOR或NAND架构的阵列。含有存储器单元阵列的一个或一个以上集成电路芯片通常与控制器芯片组合以形成完整的存储器系统。或者，控制器功能的一部分或全部可在含有全部存储器单元阵列或其一部分的相同芯片上实施。 

在一种类型的NOR阵列中，每一存储器单元具有源极与漏极扩散部分之间的“分裂沟道”。单元的浮动栅极定位在沟道的一个部分上，且字线(也称为控制栅极)定位在另一沟道部分上以及浮动栅极上。这有效地形成具有串联的两个晶体管的单元，一个(存储器晶体管)具有浮动栅极上的电荷量与控制可流经其沟道的一部分的电流量的字线上的电压的组合，且另一个(选择晶体管)单独具有充当其栅极的字线。字线延伸跨越一行浮动栅极。此类单元的实例、其在存储器系统中的使用及其制造方法在第5,070,032号、第5,095,344号、第5,315,541号、第5,343,063号和第5,661,053号及第6,281,075号美国专利中给出。 

对此分裂沟道快闪EEPROM单元的修改添加定位在浮动栅极与字线之间的操纵栅极。阵列的每一操纵栅极延伸跨越一列浮动栅极，其垂直于字线。效果是解除当读取或编程选定单元时字线必须同时执行两个功能的负担。那两个功能是：(1)充当选择晶体管的栅极，因此需要适当电压以接通和关断选择晶体管，和(2)通过字线与浮动栅极之间的电场(电容性)耦合将浮动栅极的电压驱动到所需水平。通常难以以单一电压按照最佳方式执行这两个功能。在添加操纵栅极的情况下，字线仅需要执行功能(1)，而所添加的操纵栅极执行功能(2)。在(例如)第5,313,421号和第6,222,762号美国专利中描述快闪EEPROM阵列中的操纵栅极的使用。 

在有效利用集成电路面积的一种特定类型的存储器单元中，包含两个浮动栅极，其每一者可以二元状态(每浮动栅极一个位)或以多个编程状态(每浮动栅极一个以上位)操作。两个浮动栅极定位在衬底沟道上，位于源极与漏极扩散部分之间，其间具有选择晶体管。沿着每一列浮动栅极包含操纵栅极，且在其上沿着每一行浮动栅极提供字线。当存取给定浮动栅极以用于读取或编程时，含有所关注的浮动栅极的单元的另一浮动栅极上的操纵栅极升高到足够高以接通所述另一浮动栅极下方的沟道，而不管其上存在的电荷电平如何。这有效地排除所述另一浮动栅极作为在读取或编程同一存储器单元中所关注的浮动栅极中的因素。举例来说，可用于读取单元的状态的流经单元的电流量因而是所关注的浮动栅极上的电荷量的函数，而不是同一单元中的所述另一浮动栅极的电荷量的函数。 

具有双浮动栅极存储器单元的阵列及其操作技术的实例在第5,712,180号、第6,103,573号和第6,151,248号美国专利中描述。双浮动栅极存储器单元阵列通常整体形成在半导体衬底的表面上。然而，第6,151,248号专利额外描述(主要相对于其图6和7)在衬底表面中的沟槽中并沿着邻近于沟槽的衬底的表面区域形成的存储器单元。第6,936,887号美国专利还描述部分形成在衬底沟槽中的存储器单元的阵列。 

NAND阵列利用连同个别位线之间的一个或一个以上选择晶体管一起连接的两个以上存储器单元(例如，16或32)的串联串和参考电位来形成数列单元。字线在行方向上延伸跨越单元，其跨越大量这些列。在编程期间通过促使串中的剩余单元硬接通而使得流经一串的电流取决于所寻址单元中存储的电荷的电平来读取和检验一列内的个别单元。NAND架构阵列的实例及其作为存储器系统的一部分的操作查阅第5,570,315号、第5,774,397号、第6,046,935号、第6,522,580号第6,888,755号和第6,925,007号美国专利。